资源列表
[VHDL编程] proteus_lcd1602
说明:字符_LCD和proteus仿真两个文件——可以实现仿真-Proteus simulation character _LCD and two files- can simulate ~ ~ ~<连连> 在 2025-06-20 上传 | 大小:65kb | 下载:0
[VHDL编程] verilog-1602-clock
说明:用verilog写的电子时钟程序1602-Electronic clock with verilog program to write 1602<sb> 在 2025-06-20 上传 | 大小:2kb | 下载:0
[VHDL编程] 31241213verilog_uart_NO
说明:FPGA串口通讯例程,经我修改绝对可用; 默认48M,9600-8-1/2,如果时钟不同只需修改时钟分频数即可。-The FPGA serial interface communication by the modified routine, absolute can be used The default 48 M, 9600-8-1/2, if the clock different modify it only clock points frequency can.<李康> 在 2025-06-20 上传 | 大小:293kb | 下载:0
[VHDL编程] weitb
说明:在数字通信中,通常直接从接收到的数字信号中提取位同步信号,这种直接法按其提取同步信号的方式,大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法,本设计方案就是基于锁相环的位同步提取方法,能够比较快速地提取位同步时钟,并且设计简单,方便修改参数。采用Quartus II设计软件对系统进行了仿真试验,并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication, usually from receiving direc<dandan> 在 2025-06-20 上传 | 大小:582kb | 下载:0
[VHDL编程] EECS_140_VHDL_Tutorial
说明:Fundamentals of VHDL Programming<kaviyarasu> 在 2025-06-20 上传 | 大小:66kb | 下载:0