资源列表

« 1 2 ... .65 .66 .67 .68 .69 2370.71 .72 .73 .74 .75 ... 4310 »

[VHDL编程pci_gr

说明:vhdl code for Simple PCI target interface
<JP> 在 2025-06-23 上传 | 大小:5kb | 下载:0

[VHDL编程AHB_APB_leon_verilogSIM.tar

说明:vhdl code amba master slve etc
<JP> 在 2025-06-23 上传 | 大小:244kb | 下载:0

[VHDL编程hmmdecode

说明:here is the code for hmmdecode in matlab
<vishal> 在 2025-06-23 上传 | 大小:2kb | 下载:0

[VHDL编程vhdl-tutorial

说明:here is the vhdl tutorial by peter
<vishal> 在 2025-06-23 上传 | 大小:311kb | 下载:0

[VHDL编程EEPROMVerilog-HDL

说明:EEPROM的Verilog HDL源代码,代码全-EEPROM of the Verilog HDL source code, code all. . . . . . . .
<tangtso> 在 2025-06-23 上传 | 大小:513kb | 下载:0

[VHDL编程SPI_Port

说明:VHDL 实现SPI接口、并行数据输入,SPI接口数据输出。-VHDL to implement the SPI interface, the parallel data input, SPI interface data output.
<Liu> 在 2025-06-23 上传 | 大小:1kb | 下载:0

[VHDL编程counter4

说明:四位数码管计数,可以从0000一直计数到9999,用七段数码管显示。- 4 data counter,you can use it to count from 0 to 9999.
<jarry lee> 在 2025-06-23 上传 | 大小:1kb | 下载:0

[VHDL编程7.5.0

说明:利用汇编语言,QUARTUS ii软件编写的模拟CPU工作原理的一个程序。主要功能有寄存器,存储器,总线的工作方式的模拟-The use of assembly language, QUARTUS ii software development, simulation of a CPU works program. Main function registers, memory, bus simulation work
<王大力> 在 2025-06-23 上传 | 大小:153kb | 下载:0

[VHDL编程FPGA-based-FIR-filter-implementation

说明:基于FPGA的FIR滤波器的实现,提出一种采用现场可编程阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的方案。-FPGA-based FIR filter implementation using field programmable gate array is proposed device FPGA and using the window function method for linear FIR digital filter hardware circuit progr
<doujiang> 在 2025-06-23 上传 | 大小:236kb | 下载:0

[VHDL编程A-digital-correlator

说明:数字相关器具有很强的信号处理能力,是通信系统中常用的一种部件。-Digital correlator has a strong signal processing, is commonly used as a communication system components.
<doujiang> 在 2025-06-23 上传 | 大小:294kb | 下载:0

[VHDL编程Adaptive-digital-filter

说明:自适应数字滤波器中乘法器的硬件设计,用VHDL语言实现自适应数字滤波器。-Adaptive digital filter in multiplier hardware design, using VHDL language adaptive digital filter.
<doujiang> 在 2025-06-23 上传 | 大小:184kb | 下载:0

[VHDL编程source

说明:FPGA驱动八位数码管,做为16进制计数器。-16 counter,using verilog HDL
<THOMAS> 在 2025-06-23 上传 | 大小:10kb | 下载:0
« 1 2 ... .65 .66 .67 .68 .69 2370.71 .72 .73 .74 .75 ... 4310 »

源码中国 www.ymcn.org