[VHDL编程] FPGA-design-and-application

说明：FPGA原理设计的一些比较全的资料 可以借鉴-FPGA design principles of some of the more information you can learn all
<yx> 在 2025-06-27 上传 | 大小：5.97mb | 下载：0

[VHDL编程] jkff

说明：this the vhdl code for jk flipflop using behavioural modeling-this is the vhdl code for jk flipflop using behavioural modeling
<nagaraju> 在 2025-06-27 上传 | 大小：8kb | 下载：0

[VHDL编程] xor

说明：this the vhdl code for exor gate using dataflow modelling-this is the vhdl code for exor gate using dataflow modelling
<nagaraju> 在 2025-06-27 上传 | 大小：8kb | 下载：0

[VHDL编程] dff

说明：this the code for d flipflop -this is the code for d flipflop
<nagaraju> 在 2025-06-27 上传 | 大小：8kb | 下载：0

[VHDL编程] and

说明：this is vhdl code for and gate
<nagaraju> 在 2025-06-27 上传 | 大小：8kb | 下载：0

[VHDL编程] 4bitaddr

说明：this the vhdl code to perform fourbit addition-this is the vhdl code to perform fourbit addition
<nagaraju> 在 2025-06-27 上传 | 大小：8kb | 下载：0

[VHDL编程] HA

说明：THIS THE VHDL CODE FOR HALF ADDER-THIS IS THE VHDL CODE FOR HALF ADDER
<nagaraju> 在 2025-06-27 上传 | 大小：8kb | 下载：0

[VHDL编程] dianzhen

说明：16*16点阵屏程序 可实现输出字型 字形变换 字形移动-16* 16 dot matrix display program can be shaped to achieve the output font glyph transformation moves
<浅浅> 在 2025-06-27 上传 | 大小：56kb | 下载：0

[VHDL编程] shuzishizhong

说明：可实现数字时钟功能 用于EDA课程实验 有计时，闹钟，还可自行设置调整时间功能-Digital clock function can be used with EDA time course experiment, alarm clock, can set their own time adjustment function
<浅浅> 在 2025-06-27 上传 | 大小：631kb | 下载：0

[VHDL编程] jishuqi

说明：EDA课程实验计数器 16位基本计数器 并可简易级联为48位 96位计数器-EDA course experiment the basic counter and 16-bit counter cascade of simple 48-bit counter 96
<浅浅> 在 2025-06-27 上传 | 大小：26kb | 下载：0

[VHDL编程] v

说明：jk flip flop using vhdl, the different states in the jk flip flop is added, the coding which is used is very simple, thank you
<Maddy> 在 2025-06-27 上传 | 大小：212kb | 下载：0

[VHDL编程] i2c.tar

说明：I2C verilog IP, can be synthesized and fpga proven.
<Jason> 在 2025-06-27 上传 | 大小：683kb | 下载：0