[VHDL编程] ppx16_0146

说明：pic core in vhdl contient tous les descr iption des composants du pic 16f84 -pic core in vhdl contient tous les descr iption des composants du pic 16f84
<ali> 在 2025-06-27 上传 | 大小：27kb | 下载：0

[VHDL编程] wangjinming-Verilog100

说明：王金明：《Verilog HDL 程序设计教程》verilog 100例-Wang Jinming: "Verilog HDL programming tutorial" verilog 100 examples
<leon> 在 2025-06-27 上传 | 大小：112kb | 下载：0

[VHDL编程] verilog

说明：基于QUATEUS2的设计一个8位频率计verilog语言编程-The design is based QUATEUS2 an 8-bit frequency counter verilog programming language
<雷亚庆> 在 2025-06-27 上传 | 大小：3.48mb | 下载：0

[VHDL编程] LCD

说明：lcd显示屏的新操作方法，可以实现多功能的控制，程序更方便-lcd display new methods of operation, multi-function control can be achieved, the program more convenient! ! ! !
<gaoyan> 在 2025-06-27 上传 | 大小：2.59mb | 下载：0

[VHDL编程] pingball

说明：Basys开发板上实现的乒乓球游戏代码 很有价值呀！！！运行成功经过测试的-Basys development board table tennis game code to achieve great value it! ! ! After a successful test run
<> 在 2025-06-27 上传 | 大小：1.07mb | 下载：0

[VHDL编程] vga_display

说明：Basys开发板上实现VGA显示 Basys开发板上实现VGA显示， 经过测试运行成功，-Basys development board to achieve realization of the development board VGA display Basys VGA display, after a successful test run,
<> 在 2025-06-27 上传 | 大小：372kb | 下载：0

[VHDL编程] spi

说明：spi总线的代码，采用verilog编写，验证通过-spi bus code, written using verilog, verification by
<mist> 在 2025-06-27 上传 | 大小：60kb | 下载：0

[VHDL编程] black_gold_board

说明：非常好的 FPGA EP2C8Q208 黑金开发板原理图与PCB图 用Altium Designer summer08画的，供大家参考 -black_gold_board made with Altium Designer summer08
<ZB> 在 2025-06-27 上传 | 大小：357kb | 下载：0

[VHDL编程] debounce_1_Sch

说明：用QuartusII原理图形式编写的按键消抖程序,分频产生100Hz的按键采样时钟,采样时钟周期为10ms, 按键按下的时间与产生低电平信号的时间相等,按键按下的时间与LED灯亮的时间相等-*Project Name :debounce_Sch *Module Name :debounce_Sch *Target Device :Any Altera FPGA/CPLD Device *Clkin : 50MHz *Desisgner : zhaibin *D
<ZB> 在 2025-06-27 上传 | 大小：395kb | 下载：0

[VHDL编程] debounce_2_Verilog

说明：用VerilogHDL编写的按键消抖程序 分频产生100Hz的按键采样时钟,采样时钟周期为10ms, 按键按下后,产生时间为10ms的低电平信号,即LED亮10m-*Project Name :debounce *Module Name :debounce *Target Device :Any Altera FPGA/CPLD Device *Clkin : 50MHz *Desisgner : zhaibin *Date : 2011-11-
<ZB> 在 2025-06-27 上传 | 大小：420kb | 下载：0

[VHDL编程] fifo_4X16

说明：完整的FIFO Verilog程序，经过仿真验证，直接可用-FIFO Verilog
<杨剑> 在 2025-06-27 上传 | 大小：207kb | 下载：0

[VHDL编程] adc_top

说明：AD9480驱动与接口verilog代码-AD9480 driver and interface verilog code
<王震> 在 2025-06-27 上传 | 大小：706kb | 下载：0