[VHDL编程] 32mem-rw

说明：c++编写的32位存储器读写程序,完成向6116填入数据并显示的功能-c prepared by the 32 memory reading and writing procedures to be completed 6116 and complete the data showed that the function
<唐迪> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] exp25_17

说明：用c++程序,基于8255和8253实现的一个电子琴程序-with c procedures, based on 8255 and 8253 achieved a flower procedures
<唐迪> 在 2025-06-19 上传 | 大小：28kb | 下载：0

[VHDL编程] exp28_20

说明：C++程序控制8255(C口输入, A口输出)的直流电机-8255 C program control (C mouth input, output A. I) Motor
<唐迪> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] exp03_PCI

说明：PCI设备查询及其配置空间的读取,Win9X/me下可以用,显示数据含义可查看PCI22规范中的介绍-inquiries and equipment PCI configuration space read, Win9X/me can use. display data access PCI22 meaning of the norms introduced
<唐迪> 在 2025-06-19 上传 | 大小：4kb | 下载：0

[VHDL编程] pud

说明：Design of 16 bit Filter using VHDL
<Ninja> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] 1231314141

说明：是用VHDL编写的电子时钟，用两个键控制，在选中调节时，该位还闪烁。-VHDL is prepared by the electronic clock with two key control, the selected adjustment, the place still blinking.
<沈佳华> 在 2025-06-19 上传 | 大小：405kb | 下载：0

[VHDL编程] vhdladc0809

说明：adcint,是adc0809的采样控制器设计!-adcint is adc0809 sampling controller design!
<李海燕> 在 2025-06-19 上传 | 大小：45kb | 下载：0

[VHDL编程] 2FSK2psk

说明：２ＦＳＫ２ＰＳＫ－二进制频移键控和相移键控信号发生器的源程序，是基于ＱＵＡＲＴＵＳ　ＩＩ软件平台，使用ＶＨＤＬ语言-2FSK2PSK-binary frequency shift keying and phase shift keying signal generator source, QUARTUS II is based on the software platform, the use of VHDL
<张全文> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] simple_clock_VHDL

说明： (1)具有时、分、秒计数显示功能，小时为24进制，分钟和秒为60进制。 （2）可以根据需要设置复位、清零、置位等功能。 -(1) with time, minutes and seconds count display, 229 hours for 24, 50 minutes and 60 seconds for the 229. (2) can be reset according to the need, resetting, home spaces, and other fu
<> 在 2025-06-19 上传 | 大小：8kb | 下载：0

[VHDL编程] MAXplusqiangda

说明：MAXplus抢答器课程设计做了很久的验证通过-MAXplus Responder course design a long time ago passed the test
<侧卫> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-jishushizhong

说明：这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流-This is an addendum to the VHDL a clock counting the design, each module has procedures, and we hope to conduct more exchanges
<曹喜> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA-CPLD_DesignTool(example3-4)

说明：FPGA-CPLD_DesignTool,事例程序3-4陆续上传请需要的朋友下载-FPGA-CPLD_DesignTool. 3-4 examples procedures have requested upload download a friend in need
<磊> 在 2025-06-19 上传 | 大小：151kb | 下载：0