[VHDL编程] quatus2_example

说明：这是一个典型的利用quatus2进行设计的案例，可以让你对quatus2的设计有一个总体的感受！-This is a typical design using the program quatus2 which can help you kown this promgram soon.
<张勐> 在 2025-06-20 上传 | 大小：1.07mb | 下载：0

[VHDL编程] Four-adder-and-four--counter

说明：4位全加器和计数器的verilog的例程，还有四位全加器的仿真程序。-Four QuanJia device and counter verilog of the routines, and four QuanJia device simulation program.
<明晓昕> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] decoder-realizing-of-FPGA

说明：译码器的fpga相应的代码，还有仿真实现。在这里设计的七段数码管显示译码器是采用case语句来实现的。-Decoder fpga corresponding code, and simulation. In the design here seven segment digital pipe display the decoder is the case of the realization of the statements.
<明晓昕> 在 2025-06-20 上传 | 大小：243kb | 下载：0

[VHDL编程] NCO-design-based-on-CORDIC

说明：基于CORDIC算法的NCOSHIXIAN ,包括软件仿真波形和硬件实现波形对比-NCO design based on cordic algorithm.THis paper dervices the principle of CORDIC algorithm precisely.
<程文翔> 在 2025-06-20 上传 | 大小：348kb | 下载：0

[VHDL编程] sequential-detactor

说明：本次例程包括七阶伪随机序列发生器、序列码检测器，奇偶校验器、CRC（循环冗余）校验器，并附有FPGA的代码和仿真。-The routines including seven order pseudo-random sequence generator, sequence yards detector, parity validator, CRC (cyclic redundancy) validator, and with FPGA code and simulation.
<明晓昕> 在 2025-06-20 上传 | 大小：262kb | 下载：0

[VHDL编程] ISE10.1-introducement

说明：文档介绍了使用ISE10.1进行某种功能的FPGA操作步骤，包括从新建文档、综合、功能仿真、编译实现和插入IP核等步骤，讲解非常详细。-Document ISE10.1 introduces the function of some kind of FPGA procedures, including from new document, comprehensive, function simulation, compile realization and insert the IP nucle
<明晓昕> 在 2025-06-20 上传 | 大小：643kb | 下载：0

[VHDL编程] FPGA-lessons

说明：介绍FPGA系统开发的课件。全国电子竞赛时用的，很实用。-Describes the FPGA system development courseware. National electronic contest, very practical.
<张琪> 在 2025-06-20 上传 | 大小：12.25mb | 下载：0

[VHDL编程] ADC12-sampling-experiment

说明：DC1工作时钟为14Mhz，使用ADC1的通道8来连续转换，并使用DMA来传输转换数据，并在TFT 上实时显示转换数据（显示的是直接读出的ADC规则数据寄存器中的值，即为低12位）-DC1 work for 14 Mhz clock, use ADC1 channel 8 to continuous conversion, and use the DMA to convert data transmission, and in the TFT To convert data on rea
<荣德国> 在 2025-06-20 上传 | 大小：874kb | 下载：0

[VHDL编程] FPGA-ET

说明：DDS generator programe 产生-DDS generator advanced programe
<dongjun> 在 2025-06-20 上传 | 大小：141kb | 下载：0

[VHDL编程] vgaball

说明：用VHDL编写的小球游戏代码，用VGA显示，模块对vga控制器有很好的移植性-Written by VHDL balls of the game code, VGA display, module to the VGA controller have very good portability...
<wu> 在 2025-06-20 上传 | 大小：3.68mb | 下载：0

[VHDL编程] Ultra-9-17

说明：超声波流量计采样控制部分的VHDL源代码，基于xilinx的spartan3-The ultrasonic flowmeter sampling control part of the VHDL source code, based on xilinx s spartan3
<aweawfg> 在 2025-06-20 上传 | 大小：1.67mb | 下载：0

[VHDL编程] IEEE-Standard-for-SystemVerilog

说明：这是一本systemverilog的标准欢迎下载-This is a SystemVerilog standard are welcome to download
<钟普> 在 2025-06-20 上传 | 大小：5.87mb | 下载：0