[VHDL编程] digital_clock_top

说明：vhdl实现数字钟的开发，并在DE-2板子上实现，可调时、调分-VHDL realize the development of digital clock , the platform is DE-2 board,which can Regulation time and minite
<张恒毅> 在 2025-06-21 上传 | 大小：98kb | 下载：0

[VHDL编程] oc_i2c_masterI2CIP

说明：oc_i2c_master 经过验证有效ip核 IIC ip核-oc_i2c_master
<bearfar> 在 2025-06-21 上传 | 大小：190kb | 下载：0

[VHDL编程] SRC

说明：流水线cpu 顶层模块verilog源代码，和ALU子模块源代码-Pipelined cpu top-level module verilog source code, and the ALU sub-module source code
<吴慧> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] elevltor

说明：八层电梯的控制器，verilog实现。内附有详细源码。--The controller of three 8-level elevators, designed with Verilog. The design is detailedly represented in the DOC as well as the source code.
<shenge > 在 2025-06-21 上传 | 大小：628kb | 下载：0

[VHDL编程] POC

说明：POC is one of the most common I/O modules, namely the parallel output controller. It plays the role of an interface between the computer system bus and the peripheral (such as a printer or other output devices).-A parallel output controller
<qinhai> 在 2025-06-21 上传 | 大小：48kb | 下载：0

[VHDL编程] booth

说明：BOOTH算法VHDL语言代码 基于FPGA quartus-BOOTH VHDL!
<王瀚颖> 在 2025-06-21 上传 | 大小：4kb | 下载：0

[VHDL编程] cpu

说明：用FPGA实现了CPU中RAM,ROM等功能，设计比较完整-FPGA Implementation of a CPU, RAM, ROM, function, design is more complete
<shenhaoxing> 在 2025-06-21 上传 | 大小：1.21mb | 下载：0

[VHDL编程] encode

说明：实现用FPGA控制编码芯片AHA4013的编码
<焦艳华> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] suoxianghuan

说明：fpja的锁相环，我自己当时也没有做到完全锁相，可以给其他同学们作一个参考，-fpjade suoxianghuan
<weibiaohua> 在 2025-06-21 上传 | 大小：346kb | 下载：0

[VHDL编程] 3-vhdl

说明：VHDL实验 4位可逆计数器的设计与实现-4 reversible counter
<天行者> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：VHDL实验 7段数码管译码器设计与实现-VHDL experiments 7-segment LED decoder design and implementation
<天行者> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl

说明：VHDL实验 序列检测器的设计与实现-Design and Implementation of VHDL experimental sequence detector
<天行者> 在 2025-06-21 上传 | 大小：1kb | 下载：0