[VHDL编程] fenpinqisheji

说明：设计的是一个带复位的分频器，输入时钟为60MHz，输出时钟为7.5MHz。经过quartusII仿真过了的-The design is a reset of the divider, the input clock is 60MHz, the output clock is 7.5MHz. After quartusII simulation over the
<黄宏> 在 2025-06-19 上传 | 大小：53kb | 下载：0

[VHDL编程] jishuqizhouqixingxieshixu

说明：利用计数器控制状态变更产生周期性写时序，50MHz的晶振频率，可以产生50MHz的计数器。每个计数周期代表20ns。 每毫秒产生一个写脉冲，意味着20000个时钟为一个大循环，换成二进制，需要15位的计数器，计到19999强制归零。 不可能产生30ms的准确写宽度，最小只能用两个周期产生40ms宽的写脉冲。-The Cong ℃ of the LIU ╃ using Counters ㄦ with Liu chop Yan Gao Huoguo spin Chui Hai the Uu
<黄宏> 在 2025-06-19 上传 | 大小：27kb | 下载：0

[VHDL编程] testUSART

说明：将一块板的发送并口转为串口，完成两块板的通信-Will the board parallel port to send a serial port, complete two boards communications
<IDNIDNIDN> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 1_ADDER

说明：ＣＰＵ内部的加法器用ｖｈｄｌ语言在可编程逻辑器件上的实现-Within the CPU is VHDL language addition in programmable logic devices for fulfillment
<IDNIDNIDN> 在 2025-06-19 上传 | 大小：22kb | 下载：0

[VHDL编程] 4_COMP

说明：ＣＰＵ内部的比较器用ｖｈｄｌ语言在可编程逻辑器件上的实现-The comparison of the CPU internal used VHDL language in programmable logic devices for fulfillment
<IDNIDNIDN> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] hongwai

说明：红外协议代码用ｖｈｄｌ语言编写，在可编程器件上实现-Infrared agreement with VHDL code language, in programmable devices realize
<IDNIDNIDN> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] key

说明：在可编程器件上实现的按键显示的ｖｈｄｌ语言的代码-In programmable devices realize in programmable devices on the realization of the buttons on the display of code language VHDL
<IDNIDNIDN> 在 2025-06-19 上传 | 大小：248kb | 下载：0

[VHDL编程] verilog_behavioral_modeling

说明：Verilog behavioral modeling
<big_lion> 在 2025-06-19 上传 | 大小：48kb | 下载：0

[VHDL编程] KEY_SMG

说明：嵌入式FPGA中的nios ii例程。输入按键，数码管显示相印的数字-Embedded in the FPGA nios ii routines. Input buttons, digital pipe display in the digital printing
<战天> 在 2025-06-19 上传 | 大小：5.5mb | 下载：0

[VHDL编程] LCD1602

说明：嵌入式FPGA中的nios ii例程。1602显示HELLO_WORLD 代码简单易懂-Embedded in the FPGA nios ii routines. 1602 HELLO_WORLD code that simple and understandable
<战天> 在 2025-06-19 上传 | 大小：13.28mb | 下载：0

[VHDL编程] NIOS_SMG_LED_TIMER

说明：FPGA中的定时器，数码管，显示。nios ii中的一个简单例程，简单-The paper describes the FPGA timer, digital tube, display. Nios ii of a simple routines, simple
<战天> 在 2025-06-19 上传 | 大小：4.94mb | 下载：0

[VHDL编程] curso_verilog

说明：es un curso de verilog un lenguaje de programacion para programar fpgas
<born128> 在 2025-06-19 上传 | 大小：115kb | 下载：0