[VHDL编程] asydwncntr

说明：asynchronuos down/up counter-asynchronuos down/up counter
<JYOTHISH A GHOSH> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] arraymulti

说明：array multipliers. the components
<JYOTHISH A GHOSH> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] bcdstruct

说明：bcd structural behavr alongwith cponent of arraymul
<JYOTHISH A GHOSH> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] saturation

说明：saturation using vhdl
<sriramgopal> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] truncation

说明：truncation using vhdl
<sriramgopal> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] CameraDemo_Toshiba_800x480_v1

说明：实时视频采集与再现 actel fpga 工程代码，很有参考价值。-camera demo project
<丛清> 在 2025-06-13 上传 | 大小：1.9mb | 下载：0

[VHDL编程] mealy

说明：mealy型状态机的描写，里面有详细的步骤和源程序-mealy state machine descr iption, there are detailed steps and source code
<文苗> 在 2025-06-13 上传 | 大小：213kb | 下载：0

[VHDL编程] DDS

说明：产生正弦方波三角波，频率范围1-50Mhz-DDS single sinx f=1-50Mhz
<huawei> 在 2025-06-13 上传 | 大小：2.17mb | 下载：0

[VHDL编程] 68013A_BULK_TRANS

说明：CY68013A异步BULK传输范例，严格按照时序描述来进行读写，对fifo实现读写，功能完善。-CY68013A asynchronous BULK transmission model, in strict accordance with the temporal descr iption to read and write, read and write to the FIFO implementation, perfect function.
<fairy> 在 2025-06-13 上传 | 大小：216kb | 下载：0

[VHDL编程] counter

说明：译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。 变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。 显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。 -a decoder a decipherer
<刘轨痕> 在 2025-06-13 上传 | 大小：44kb | 下载：0

[VHDL编程] FPGA

说明：一种数字频率合成器的FPGA实现技术.pdf-A digital frequency synthesizer FPGA implementation technology
<陆鹏> 在 2025-06-13 上传 | 大小：308kb | 下载：0

[VHDL编程] 4-5

说明：四舍五入判别电路，其输入为8421BCD码，要求当输大于或等于5时，判别电路输出为1，反之为0。-Four to five homes in judging circuit, the input to the 8421BCD code, when the distance is greater than or equal to 5, judging circuit outputs of 1, instead of 0.
<华佗> 在 2025-06-13 上传 | 大小：30kb | 下载：0