[VHDL编程] 25LC512

说明：25LC512 512K-BIT SPI SERIAL EEPROM (VCC = +2.5V TO +5.5V) 的模型和文档。-25LC512 512K-BIT SPI SERIAL EEPROM (VCC =+2.5V TO+5.5V) behavioral model and datasheet.
<dragon> 在 2025-12-29 上传 | 大小：586kb | 下载：0

[VHDL编程] new_triangle

说明：verilog HDL长生三角波，很简单的程序，大家可以看看，互相学习一下！
<carry> 在 2025-12-29 上传 | 大小：273kb | 下载：0

[VHDL编程] AD2S80

说明：轴角转换芯片AD2SBOA的顺序代码，将角度信息输入到FPGA并精粗通道数据整合-Code of the the angle Converter chip AD2SBOA the order, the angle information input to the FPGA and to roughage channel data integration
<> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[VHDL编程] spwm_gen

说明：正弦脉宽调制SPWM波的产生VHDL代码与相关IP核产生与说明，-Nuclear generation and descr iption of the sinusoidal pulse width modulation SPWM wave generated VHDL code and related IP
<pearson> 在 2025-12-29 上传 | 大小：5kb | 下载：0

[VHDL编程] oob_control

说明：sata协议物理层的OOB带外信号控制实现的VHDL代码-the sata protocol physical layer OOB band signal control VHDL code
<pearson> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：I2C总线源码，用于I2C总线编程设计-I2C bus source code for I2C bus programming design. . . .
<osilis> 在 2025-12-29 上传 | 大小：466kb | 下载：0

[VHDL编程] Use-FPGA-24KHZ-27KHZ-sine-wave

说明：使用FPGA产生24KHZ到27KHZ的正弦波，步进为20HZ，可以通过按键调节-Use FPGA to generate a 24KHZ 27KHZ sine wave, stepping 20HZ, key adjustment
<张坤> 在 2025-12-29 上传 | 大小：2.51mb | 下载：0

[VHDL编程] bianchuang

说明：用VHDL语言将并行的8位数据换成串行输出-The parallel 8 is the data replaced with the serial output
<baiyouyun> 在 2025-12-29 上传 | 大小：298kb | 下载：0

[VHDL编程] cdromsrc

说明：Verilog HDL应用程序设计实例精讲的书籍光盘代码-Books CD-ROM code Verilog HDL application design example 精讲
<xiao> 在 2025-12-29 上传 | 大小：123kb | 下载：0

[VHDL编程] I2C_TEST

说明：verilog写的AT24C02的连续读和连续写，供大家参考-verilog write AT24C02 sequential read and written continuously, for your reference. .
<吕俊> 在 2025-12-29 上传 | 大小：468kb | 下载：0

[VHDL编程] LSY_wave

说明：比赛时写的李萨如波形发生器的代码，用verilog写的，里面集成数据采集和DDS波形发生。-Game when writing the the Lissajous waveform generator code, written in verilog the inside integrated data acquisition and DDS waveform generation.
<吕俊> 在 2025-12-29 上传 | 大小：7.21mb | 下载：0

[VHDL编程] EDAreport

说明：用VHDL实现秒表功能，即使时间为60分钟，实验报告格式，代码在文档最后。仿真软件使用quartus2-Using VHDL stopwatch function, even if the time is 60 minutes, the test report form, the code at the end of the document. Simulation software use quartus2
<hedy> 在 2025-12-29 上传 | 大小：114kb | 下载：0