[VHDL编程] 30S_basketball

说明：设计了篮球竞赛30秒计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有光电报警功能，同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出光电报警信号。-It designed a 30-second timer basketball competition. This timer functions, can be directly cleared, start, pause, and a row and a ph
<刘一航> 在 2025-12-29 上传 | 大小：787kb | 下载：0

[VHDL编程] Digital-frequency-meter

说明：设计了一种基于EDA的数字频率计，它主要采用的是测频法测量通常情况下，计算每秒内待测信号的脉冲个数，即闸门时间为1 s。所得的计数个数即为频率，然后输出给数码管显示。-It introduces a design based on digital frequency meter EDA, it mainly adopts frequency measurement method for measuring the is usually calculated per second, for the
<刘一航> 在 2025-12-29 上传 | 大小：1.23mb | 下载：0

[VHDL编程] I2C_Slaver

说明：CPLD作为I2C的从机，VHDL语言编写-I2C Slaver componet,VHDL
<dinghui> 在 2025-12-29 上传 | 大小：3kb | 下载：0

[VHDL编程] Xilinx_TFT_serial

说明：基于FPGA/CPLD平台的640*480分辨率的TFT-LCD控制器，通过UART口接收外部输入信号-Based platform FPGA/CPLD 640* 480 resolution TFT-LCD controller, an external input signal received through the UART port
<瑜玉> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[VHDL编程] test1

说明：本人的FPGA开发板的一个小小的测试程序，没多大用的，THANKS-I FPGA development board, a small test program, not much use, THANKS
<王明> 在 2025-12-29 上传 | 大小：359kb | 下载：0

[VHDL编程] cpld_ads7844_50M(9-24)

说明：用ads7844采集数据，用cpld做时序控制，通过串口观察和记录采集结果，用verilog编写，通过开发板验证-Collected data using ads7844 timing control with cpld verilog prepared by the serial observe and record collection results through the development board verification
<王军> 在 2025-12-29 上传 | 大小：642kb | 下载：0

[VHDL编程] Countdown

说明：基于EP2C5Q208C8的数字时钟。数码管显示，按键调节控制。-Digital clock EP2C5Q208C8. Digital display, regulation and control buttons.
<anmko> 在 2025-12-29 上传 | 大小：762kb | 下载：0

[VHDL编程] digtal_clock

说明：C51单片机上，显示时钟，闹钟，计时，用Xilinx ISE Design 编写-C51 microcontroller, clock, alarm clock, time, prepared with Xilinx ISE Design
<刘阳> 在 2025-12-29 上传 | 大小：772kb | 下载：0

[VHDL编程] trafficlight

说明：设计题目: 十字路*通灯的设计。 二．设计要求: （一）假定系统输入时钟为200Hz。 （二）设计出以上要求的交通灯，每个方向有一个倒计时指示（两个8 段数码 管）和红黄绿三种颜色的灯。 （三）给出仿真波形。-Design topics: the design of the traffic lights at the crossroads. II. Design requirements: (a) assume that the system cloc
<董浩> 在 2025-12-29 上传 | 大小：971kb | 下载：0

[VHDL编程] fpga-for-ISE-and-Spartan

说明：用赛灵思ISE9.2和Spartan-3E设计的四位计数器-Four counter with the Xilinx ISE9.2 and Spartan-3E
<武景> 在 2025-12-29 上传 | 大小：313kb | 下载：0

[VHDL编程] selfRst

说明：用于产生自复位的信号，有内部校验，可以确保不会误复位，复位时间也可以人为设定。-Used to generate a self-resetting signal, internal calibration, can ensure that no mistake is reset, the reset time can also be man-made.
<陈波> 在 2025-12-29 上传 | 大小：1kb | 下载：0

[VHDL编程] daojishi2

说明：在开发板上实现5秒钟的倒计时，并在数码管上显示出数字-Board realized in the development of 5 seconds countdown, and in digital tube display digital
<李子> 在 2025-12-29 上传 | 大小：361kb | 下载：0