[VHDL编程] Pll_prj

说明：FPGA中PLL模块的测试代码，代码通过例化一个PLL将25MHz系统时钟倍频到50MHz，然后通过两个不同频率时钟控制两个LED灯闪烁，通过闪烁频率可用观察PLL倍频效果-The FPGA PLL module test code, the code by instantiating a PLL to 25MHz system clock frequency doubling to 50MHz, and then by two different frequency clock control
<wicoboy> 在 2025-06-17 上传 | 大小：142kb | 下载：0

[VHDL编程] sick_room_call

说明：数字电路课程设计题目：病房呼叫系统的FPGA实现。实现了题目要求：支持呼叫记忆功能，有呼叫优先级，护士值班室可给予病房呼叫响应信号。-Digital Circuit Design Title: FPGA implementation of the ward call system. The subject of the request: support call memory function, call priority, nurse duty room can give the ward c
<wicoboy> 在 2025-06-17 上传 | 大小：485kb | 下载：0

[VHDL编程] SinPout

说明：FPGA设计中涉及到的速度与面积互换技巧，本工程的代码用Verilog编写，实现功能串行输入并行输出-It comes to speed and area interchangeable FPGA design skills, the project code written in Verilog function serial input parallel output
<wicoboy> 在 2025-06-17 上传 | 大小：232kb | 下载：0

[VHDL编程] Snatch

说明：数字电路课程设计题目：抢答器。实现功能：主持人按下开始后才能抢答，否则犯规；一旦有人抢答，其它选手的抢答即被屏蔽；根据回答结果可进行得分加减并可显示到数码管上。-Digital Circuit Design Title: Responder. Function: Moderator press after the start of Responder, or foul once someone answer in other players Responder shall be shielde
<wicoboy> 在 2025-06-17 上传 | 大小：1.09mb | 下载：0

[VHDL编程] Traffic_Light

说明：FPGA模拟实现的交通灯控制系统，语言为Verilog，环境为QurtursII，默认情况下按预先设定的时间进行倒计时，支持人工控制模式让某一方向信号灯常亮。信号灯采用LED代替-The FPGA simulation realization of traffic light control system, language, Verilog, environment QurtursII, default preset time countdown, support manual control
<wicoboy> 在 2025-06-17 上传 | 大小：610kb | 下载：0

[VHDL编程] 100vhdl

说明：经典的FPGA例子,适合于初学者使用，包含大量的实例。- classic examples of FPGA
<wangxin> 在 2025-06-17 上传 | 大小：304kb | 下载：0

[VHDL编程] verilog

说明：全数字锁相环的verilog源代码，用于FPGA开发全数字锁相环-DPLL verilog source code for FPGA development DPLL
<wangxin> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：2选1 Verilog 语言的编程 环境是Quartus II 6.0 -2 choose 1 Verilog language programming environment is Quartus II 6
<周波> 在 2025-06-17 上传 | 大小：128kb | 下载：0

[VHDL编程] EXP6

说明：基于Verilog 的实现秒表的程序 先要安装Quartus II 6.0 可用看到时序仿真-To achieve a stopwatch program Verilog to install Quartus II 6 can be used to see the timing simulation based on
<周波> 在 2025-06-17 上传 | 大小：210kb | 下载：0

[VHDL编程] seven-segment-LED-display

说明：VHDL实验：七段LED显示电路设计。VHDL语言编写-VHDL experiment: seven-segment LED display circuit design. VHDL language
<奚传立> 在 2025-06-17 上传 | 大小：174kb | 下载：0

[VHDL编程] HW1_alu_v1

说明：Arithmetic logic unit (ALU)是在電腦處理器之中其中一個組成單元,ALU 有 數學、邏輯、還有一些設計過的運算在電腦之中。(8-bit ALU Design is an unit of computer, it can process computation and logic.)
<陳陳> 在 2025-06-17 上传 | 大小：658kb | 下载：0

[VHDL编程] multi_key_dict-master

说明：You should upload 5 codes/documents files2
<freeskit> 在 2025-06-17 上传 | 大小：10kb | 下载：0