[VHDL编程] DM9000A

说明：DM900 100M物理层PHY芯片FPGA连接，fpga实现数据链路层功能，完成网络数据的收发-DM900 100M physical layer PHY chip FPGA connections, fpga data link layer, the completion of the network to send and receive data
<zhangqiang> 在 2025-12-26 上传 | 大小：18kb | 下载：0

[VHDL编程] WM8731_test

说明：采用WM7831语音芯片，实现音频接口，在FPGA中实现音量调节功能-A the the WM7831 voice chip, audio interface, and volume adjustment functions implemented in the FPGA.
<zhangqiang> 在 2025-12-26 上传 | 大小：30kb | 下载：0

[VHDL编程] carry_look_ahead_adder

说明：Carry look ahead adder
<akshaya> 在 2025-12-26 上传 | 大小：492kb | 下载：0

[VHDL编程] VGA

说明：基于FPGA VGA输出 使用verilog语言编写 -To achieve FPGA VGA output using verilog language
<柴智> 在 2025-12-26 上传 | 大小：479kb | 下载：0

[VHDL编程] fifo_uart

说明：uart的verilog代码,包含fifo，并且采用过采样以防止噪声的干扰-uart verilog code
<李天一> 在 2025-12-26 上传 | 大小：3kb | 下载：0

[VHDL编程] CHING

说明：数字钟vhdl主要分为正常显示与报时功能-Digital clock vhdl
<青昕> 在 2025-12-26 上传 | 大小：744kb | 下载：0

[VHDL编程] generic_fifos_latest.tar

说明：fifo的verilog代码，包含rtl，sim，testbench内容的verilog代码，完全可用-rtl code of a fifo
<yy> 在 2025-12-26 上传 | 大小：20kb | 下载：0

[VHDL编程] verilog

说明：it is xilinx SDR SDRAM controller core
<roger1> 在 2025-12-26 上传 | 大小：291kb | 下载：0

[VHDL编程] Assingment-1

说明：booth multiplier 8 bit
<verma> 在 2025-12-26 上传 | 大小：102kb | 下载：0

[VHDL编程] DE2_115_Audio

说明：这个代码主要基于VHDL语言来实现音频控制功能。-This code mainly realizes the audio control function based on the VHDL language.
<罗乃好> 在 2025-12-26 上传 | 大小：1.83mb | 下载：0

[VHDL编程] DE2_115_i2sound

说明：这个代码主要基于VHDL来实现了录音功能。-This code mainly realises the recording function based on the VHDL
<罗乃好> 在 2025-12-26 上传 | 大小：126kb | 下载：0

[VHDL编程] DE2_115_NIOS_HOST_MOUSE_VGA

说明：这个代码主要基于VHDL实现VGA接口的驱动。-This code is mainly based on the VHDL driver that implements the VGA interface.
<罗乃好> 在 2025-12-26 上传 | 大小：4.09mb | 下载：0