资源列表

« 1 2 ... .68 .69 .70 .71 .72 3173.74 .75 .76 .77 .78 ... 4310 »

[VHDL编程Support-TP-CCIN-2012-2013

说明:VHDL编辑PGCD的文件。实际上,这是上课时候老师给的。求通过验证-VHDL edit file of PGCD. In fact, this is the teacher gave during the class. Requirements through validation.
<李猜猜> 在 2025-12-26 上传 | 大小:4kb | 下载:0

[VHDL编程Dos_Pro---8.18

说明:简易数字示波器,从AD接受双通道数据,存入内部fifo,并通过串口传至单片机实现波形显示-Simple digital oscilloscope, from AD to accept dual-channel data stored in the internal fifo waveform display and transmitted to the microcontroller through the serial port
<jimmy> 在 2025-12-26 上传 | 大小:3.49mb | 下载:0

[VHDL编程uart_Rx

说明:在Xilinx的SP605开发板上实现了FPGA接收数据的串口通讯,接收数据是Led会亮,没有接收数据的时候灯是灭的。-Xilinx SP605 development board FPGA receives serial data communication receive data Led lights not receive data when the lights are off.
<曹荣丽> 在 2025-12-26 上传 | 大小:250kb | 下载:0

[VHDL编程Verilog123

说明:cpld 实现于电脑的串口通信,跟大家分享下-The cpld realize on the computer' s serial port communication, to share with you the next
<石乾坤> 在 2025-12-26 上传 | 大小:419kb | 下载:0

[VHDL编程good

说明:FPGA电机电流矢量控制程序,用vhdl语言编写-vector control IP in vhdl for fpga
<zhangqi> 在 2025-12-26 上传 | 大小:1.17mb | 下载:0

[VHDL编程QDEC

说明:旋转编码器的正交解码程序,使用VHDL语言--- This decoder in VHDL samples the signals using all four available edges of -- A and B. E.g. sample(B) on rising(A), sample(A) on falling(B), sample(B) on -- falling(A), and sample(A) on rising(B).
<win> 在 2025-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程mux2to1

说明:mux 2 to 1 verilog code. It may be good for you !
<viet> 在 2025-12-26 上传 | 大小:4kb | 下载:0

[VHDL编程Mux8to1

说明:mux 4 to 1 verilog code. It may be good for you !
<viet> 在 2025-12-26 上传 | 大小:4kb | 下载:0

[VHDL编程Mux32to1

说明:mux 32 to 1 verilog code. It may be good for you !
<viet> 在 2025-12-26 上传 | 大小:4kb | 下载:0

[VHDL编程Adder32Bit

说明:Adder 32 bit in MIPS microprocessor.
<viet> 在 2025-12-26 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA-dianziqin

说明:FPGA电子琴的源代码的描述,非常的好,同学们如果需要请下载-Descr iption of the FPGA source code of the keyboard is very good, students need to download the
<谢培> 在 2025-12-26 上传 | 大小:6kb | 下载:0

[VHDL编程UART_TX

说明:UART收发,verilog语言,测试成功-UART transceiver, verilog language, the test is successful
<瑶云城> 在 2025-12-26 上传 | 大小:1kb | 下载:0
« 1 2 ... .68 .69 .70 .71 .72 3173.74 .75 .76 .77 .78 ... 4310 »

源码中国 www.ymcn.org