[VHDL编程] FPGA-experiment

说明：fpga经验总结，fpga系统设计的主要思路和方法初探-the fpga Experience fpga design ideas and methods of the
<龚志文> 在 2025-06-10 上传 | 大小：928kb | 下载：0

[VHDL编程] FPGA-design-circuit

说明：fpga经验总结，fpga系统设计的主要思路和方法初探-the fpga Experience fpga design ideas and methods of the
<龚志文> 在 2025-06-10 上传 | 大小：35kb | 下载：0

[VHDL编程] 01_basic

说明：FPGA代码的基本开发，包括其基本的代码实现-FPGA code development, including the basic code
<小杨> 在 2025-06-10 上传 | 大小：2.7mb | 下载：0

[VHDL编程] synthesis

说明：Verilog code and some basic examples.
<Raghav405> 在 2025-06-10 上传 | 大小：16kb | 下载：0

[VHDL编程] LED_VHDL

说明：用VHDL控制发光二极管,点亮发光二极管在熄灭发光二极管-VHDL control light off of the light-emitting diodes
<lili> 在 2025-06-10 上传 | 大小：344kb | 下载：0

[VHDL编程] IR

说明：ir接收并显示，代码详细描述了整个解码过程及如何实现-ir receive and display
<孙兵> 在 2025-06-10 上传 | 大小：16kb | 下载：0

[VHDL编程] cpu

说明：VHDL编写的CPU源码，可嵌入SOPC系统开发-Prepared by the VHDL the CPU source, embeddable SOPC system development
<wrk> 在 2025-06-10 上传 | 大小：308kb | 下载：0

[VHDL编程] timer_16bits

说明：一个16位的定时器，用于系统时间调度,已经调试过，可以挂在avalonMM总线上。-an 16 bits timer,can userd for system s time dispatch.
<xujie> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] SIMULATION-AND-SYNTHESIS-OF-TRIPLE-DES-BLOCK-CIPH

说明： This project presents FPGA implementations of the DES and Triple-DES with improved security against power analysis attacks. The proposed designs use Boolean masking, a previously introduced technique to protect smart card implementations from these
<abilash> 在 2025-06-10 上传 | 大小：5.12mb | 下载：0

[VHDL编程] mutil_cpu

说明：主要设计了基于Nios_的双核处理器的设计与实现，内含QUARTUS工程文件，实现了两个CPU通过互斥核通讯的实验。EP2C5平台-Primarily designed dual-core processors based Nios_ the design and implementation of embedded QUARTUS engineering documents, to achieve a of two CPU mutex nuclear communications experi
<核外电子> 在 2025-06-10 上传 | 大小：21.81mb | 下载：0

[VHDL编程] dpsk_3rd

说明：2DPSK调制与解调。学生实验使用，包括信号源模块、时钟源生成模块、信号调制模块，信号解调模块。 其中包含了边沿触发下的阻塞语句。 编译环境：Q2 11.0，编译语言：verilog，仿真软件：moelsim altera -2DPSK modulation and demodulation. The student experiments, including the source module clock source generation module, signal modula
<韩业实> 在 2025-06-10 上传 | 大小：247kb | 下载：0

[VHDL编程] bianma

说明：用verilog编写的实现相位选择的DQPSK调制-Written in verilog DQPSK modulation phase selection
<曾俊> 在 2025-06-10 上传 | 大小：1kb | 下载：0