[VHDL编程] cpld-urat-vhdl

说明：基于CPLD的VHDL UART代码，串行异步通信，含代码及仿真图-Based on the CPLD VHDL UART code, serial asynchronous communication, including code and simulation diagram
<瞿鑫> 在 2025-06-09 上传 | 大小：321kb | 下载：0

[VHDL编程] 1024-FFT-VHDL

说明：1024点FFT的VHDL程序，含碟形图，旋转因子存储及产生代码，最后是VHDL整体设计，quartus ii编译环境-1024-point FFT VHDL program, including dish-shaped figure, twiddle factor , last VHDL overall design, Quartus ii compile environment
<瞿鑫> 在 2025-06-09 上传 | 大小：982kb | 下载：0

[VHDL编程] P1

说明：I don t speak english. Sorry.
<laura123456789> 在 2025-06-09 上传 | 大小：402kb | 下载：0

[VHDL编程] verilogHDL

说明：本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能 够进行一些简单设计的Verilog HDL建模。-This paper describes some basic knowledge of the Verilog HDL language, so that beginners can quickly grasp the HDL design methods,
<miqiuso> 在 2025-06-09 上传 | 大小：276kb | 下载：0

[VHDL编程] verilog-HDL--LCD-display-

说明：用verilog HDL 实现LCD显示-using verilog HDL to LCD display
<gx> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] shuzipinlvji

说明：设计一个能测量方波信号的频率的频率计，测量的频率范围是0 999999Hz，结果用十进制数显示。 -Design a frequency meter measuring the frequency of the square wave signal, the measurement frequency range is 0 ~ In 999999Hz The results are shown in decimal.
<miqiuso> 在 2025-06-09 上传 | 大小：108kb | 下载：0

[VHDL编程] Carry_Select_Adder_Verilog

说明：进位选择加法器，verilog实现。包含3个TB。-Carry Select Adder. Verilog fulfilled. Three testbenches included.
<张昊溢> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] VeriRISC_CPU_Verilog

说明：Verilog硬件描述语言实现VeriRISC CPU。模块包含：8位寄存器，5位计数器，32*8 RAM，8位ALU，MUX，顺序控制器，时钟生成器。包含TB。-This code is to model a VeriRISC CPU. It incorporates several modules: 8-bit register, 5-bit counter, 32 by 8 RAM, 8-bit ALU, scalable MUX, sequence controller, and clo
<张昊溢> 在 2025-06-09 上传 | 大小：9kb | 下载：0

[VHDL编程] bch_dec

说明：BCH编解码 Features : – allows to correct up to 2 errors. – supports 16/32/64/128 bit memories (typical memory word sizes). – operates on complete memory words in a single cycle. – pure combinational logic design-The double error correcting (DE
<luobing> 在 2025-06-09 上传 | 大小：1.05mb | 下载：0

[VHDL编程] rs232

说明：串口传输，传输协议为RS232。RS-232C标准是美国EIA（电子工业联合会）与BELL等公司一起开发的1969年公布的通信协议。-Serial transmission, the transmission protocol for RS232. RS-232C standard communication protocol is developed with the EIA (Electronic Industries Association) BELL companies in the U
<陈恺> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] 32_by_8_RAM

说明：32*8 RAM。Verilog实现。包含TB。-32 by 8 RAM. Testbench included.
<张昊溢> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] m_seq

说明：Verilog HDL 实现的4位二进制 16个m序列产生-Verilog HDL m_seq
<Joe> 在 2025-06-09 上传 | 大小：1.85mb | 下载：0