[VHDL编程] divider

说明：用verilog实现一个被除数位8位、除数为4位的高效除法器-Verilog to achieve a dividend of 8, division by four efficient divider
<张山> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] 5-15

说明：用verilog语言实现基于DDS技术的余弦信号发生器，其输出位宽为16比特-Verilog language cosine signal generator based on DDS technology, the output bit width is 16 bits
<张山> 在 2025-06-09 上传 | 大小：7kb | 下载：0

[VHDL编程] 5-17

说明：用verilog实现一个基于流水线结构的正、余弦信号发生器-Based on Pipeline Structure verilog to achieve a sine and cosine signal generator
<张山> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] cpu

说明：用system verilog写的一个arm处理器原代码。-Write an ARM processor system verilog source code.
<张力> 在 2025-06-09 上传 | 大小：3.08mb | 下载：0

[VHDL编程] usb_phy_latest.tar

说明：USB phy latest for design USB by FPGA
<trung> 在 2025-06-09 上传 | 大小：11kb | 下载：0

[VHDL编程] Eight-cpu-design

说明：单元电路的设计和元器件的选择 运算部件的设计 寄存器组的设计 指令寄存器的设计 程序计数器电路的设计 地址寄存器电路的设计 数据寄存器的设计 时序系统的设计 程序存储器的设计 输出寄存器的设计 微指令译码器的设计 微程序控制电路的设计 系统电路总图及原理 -Microinstruction translation of the design of the output re
<直树> 在 2025-06-09 上传 | 大小：481kb | 下载：0

[VHDL编程] FILTER

说明：一个工作频率（采样频率）100M的，截止频率10M的FIR滤波器，一共是108阶。 一共四个文件，滤波器的实现文件FILTER.v，测试平台FILTER_TB，matlab生成测试向量，和matlab读取输出数据分析。 经过了测试，是可用的-A working frequency (sampling frequency) 100M, cutoff frequency 10M FIR filter, a total of 108 bands. A total of four documen
<李佩逸> 在 2025-06-09 上传 | 大小：10kb | 下载：0

[VHDL编程] led-fiash

说明：可以在xilinx上进行仿真，并且下载到开发板上实现LED发光管的操作，并且可以根据程序调整发光的顺序以及快慢-Xilinx simulation, and downloaded to the development board to achieve the operation of the LED light tube, and can be adjusted according to the procedures in the order as well as the speed of th
<沈攀> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] Answer-devices

说明：抢答器，设计了两个人的抢答器，分别设有按钮P1,P2（P1对应按键S3，P2对应按键S4）当按钮1被按下时显示灯1亮即D3亮，同样时按钮2时显示灯D10亮；32秒后 无人抢答的话，自动报警；当有人抢答时除了显示灯亮之外，蜂鸣器会响。-Responder, two people Responder, respectively, with the button P1, P2 (P1 corresponding button S3, P2 corresponding button S4) shows
<沈攀> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] autosale

说明：自动售货机，货物信息存储，进程控制，硬币处理，余额计算，显示等功能 --说明：显示的钱数coin的值以5角为单位 -Vending machines, the cargo information storage, process control, coin handling, balance calculation, display and other functions- Descr iption: display the amount of money the value of th
<沈攀> 在 2025-06-09 上传 | 大小：13kb | 下载：0

[VHDL编程] digital-frequence

说明：数字频率计 具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --说 明：高4位进行动态显示。所显示的结果是数码管显示的数据乘以十的N次方；N对应发光二极管的右边点亮的第几位就是几，如果如果最右边的一个被点亮的话，频率就等于显示的 --数值乘以10的一次方。频率的测量范围是0～9,999,999HZ。-Digital frequency meter with four automatically according to the result of seven decim
<沈攀> 在 2025-06-09 上传 | 大小：18kb | 下载：0

[VHDL编程] secret-lock

说明：密码锁 4位和七位：输入4位十六进制密码，如果三次错误的话就报警 ； --密码是四位一下四位一下的输入，处于密码设置状态，又P3被按下时实现输入密码存储位的增加； --密码设置之后，按S7，密码被设置到系统中；然后在P1处于开锁状态时，进行新密码的输入，并 进行三次比较，有错，D3亮；并报警；-Password lock four and seven: Enter the four-digit hexadecimal password incorrectly three times th
<沈攀> 在 2025-06-09 上传 | 大小：11kb | 下载：0