[VHDL编程] OpenSource-FPGABitcoinMiner

说明： 这个是国外的开源 FPGA 挖矿开源代码，纯 搬运-opensource Verilog bitcon miner from gitb
<madud00008> 在 2025-06-07 上传 | 大小：8.28mb | 下载：0

[VHDL编程] jing

说明：用VHDL语言编程一个具有秒计时，定时的数字时钟，其中包括程序，图示，仿真结果及报告。-VHDL programming a stopwatch, digital clock timing, including procedures, icon, simulation results and reports.
<景睿睿> 在 2025-06-07 上传 | 大小：27.57mb | 下载：0

[VHDL编程] modelsim_example_c

说明：modelsim仿真，大量vhdl程序，验证，很有价值！-The ModelSim Simulation, a large number of VHDL procedures, validation, great value!
<lilong> 在 2025-06-07 上传 | 大小：26kb | 下载：0

[VHDL编程] eda2

说明：7段显示译码器的输入为：IN0…IN3共5根， 7段译码器的逻辑表同学自行设计，要求实现功能为：输入“ 0…15 ”（二进制），输出“ 0…9…F ”（显示数码），输出结果应在数码管（共阴）上显示出来。-failed to translate
<卡卡> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] eda1

说明：根据自己需要输入相应的分频系数，最后仿真得到相应的结果....非常好用-failed to translate
<卡卡> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] ad7665pll

说明：AD7665的控制程序，8路AD穿行，到FPGA中进行了并行转换，16位模式，从模式-AD7665 control program, AD through 8 road, into the FPGA parallel conversion, 16 bit pattern from the pattern
<shujian> 在 2025-06-07 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl-Language-routine-highlights

说明：工程中常用的VHDL控制模块，包括三态门，SDRAM，FIFO，PLL，RAM，FIlter等模块，非常实用的工程代码-Control module of VHDL is commonly used in engineering, including the tri-state gate, SDRAM, FIFO, PLL, RAM, FIlter module, very practical engineering code
<shujian> 在 2025-06-07 上传 | 大小：285kb | 下载：0

[VHDL编程] testad

说明：此模块是FPGA系统中的指示模块，可分别指示系统的正常工作，程序烧写，工作模式，等状态，控制5个LED的状态来达到指示系统工作的目的-This module is the instructions in the FPGA system module, can the normal work of the indicator system respectively, burn written procedures, work patterns, such as state, control the
<shujian> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] mul

说明：带符号数的乘法器，包含补码与原码之间的转换-failed to translate
<panpan> 在 2025-06-07 上传 | 大小：783kb | 下载：0

[VHDL编程] zlg-SOPC-code

说明：zlg SOPC code,the useage of SOPC example
<qchwu> 在 2025-06-07 上传 | 大小：183kb | 下载：0

[VHDL编程] beep_interface

说明：这些代码为 对于基本的FPGA使用模块beep进行了例化 在工程 系统级建模时只需要直接调用就好了-The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like
<zhanghaibin> 在 2025-06-07 上传 | 大小：418kb | 下载：0

[VHDL编程] test

说明：数字中频正交解调的matlab仿真程序，简单带通信号的正交解调实现-Digital IF quadrature demodulation matlab simulation program, a simple bandpass signal quadrature demodulator to achieve
<黑波> 在 2025-06-07 上传 | 大小：1kb | 下载：0