[VHDL编程] sdram_ctrl.tar

说明：SDRAM控制IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。-SDRAM control IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.
<周华茂> 在 2025-07-04 上传 | 大小：86kb | 下载：0

[VHDL编程] Modelsim

说明：这是一个Modelsim的教程，包括Modelsim6.0及其使用的教程介绍-This is a ModelSim tutorials, including tutorials Modelsim6.0 and its use to introduce
<tang8407> 在 2025-07-04 上传 | 大小：3.75mb | 下载：0

[VHDL编程] I2Cslave

说明：i2c slave,这个是I2CBUS接收端的源代码，由VERILOG写成，经过综合和调试-i2c slave, this is the receiving end I2CBUS source code, from VERILOG languages, through integrated and debug
<Xiaoyang Wang> 在 2025-07-04 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：verilog原理与应用 作者：Michael D. Ciletti -Principle and Application of Verilog Author: Michael D. Ciletti
<严妙奇> 在 2025-07-04 上传 | 大小：388kb | 下载：0

[VHDL编程] Cpld

说明：atmel公司arm926 开发办cpld源代码vhdl写的， 供大家参考-Atmel CPLD Development Office Company ARM926 VHDL source code written for your information
<邱劲松> 在 2025-07-04 上传 | 大小：38kb | 下载：0

[VHDL编程] FCRAM_controller__xilinx

说明：开发环境ise6+，fcram快速循环ram,这个市控制器源代码，xilinx提供-Development environment ise6+, Fcram rapid cycle of ram, the city controller source code, xilinx provide
<邱劲松> 在 2025-07-04 上传 | 大小：49kb | 下载：0

[VHDL编程] VerilogHDLtextboob(easytolearnfornew)

说明：中文版Verilog HDL 简明教程。HTML格式，简单易懂，对与初学者而言绝对是好用，易用的东东。-Chinese version of Verilog HDL A Concise Guide. HTML format, easy-to-understand, is concerned with the absolute beginner is easy to use, easy-to-use Dongdong.
<王成> 在 2025-07-04 上传 | 大小：158kb | 下载：0

[VHDL编程] sellm

说明：vhdl实现的自动售货机 实现了售货，找零等基本功能-VHDL to achieve the realization of the vending machine sales, give change and other basic functions
<杨春> 在 2025-07-04 上传 | 大小：2kb | 下载：0

[VHDL编程] 32addjiafaqi

说明：32位加法器组成原理课程设计，串行进位完成，希望对大家有帮助-32-bit adder composed of the principle of curriculum design, the serial binary completed, we hope to help
<常鹏程> 在 2025-07-04 上传 | 大小：36kb | 下载：0

[VHDL编程] VHDL

说明：VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考-VHDL hardware descr iption language and digital logic circuit design- to learn FPGA/CPLD can reference
<陨星> 在 2025-07-04 上传 | 大小：17.83mb | 下载：0

[VHDL编程] sin

说明：产生150+90hz波形，需接12位ad，每周期采4096个点-Have a 150+ 90hz waveforms, to be received 12 ad, per cycle Mining 4096 points
<侯浩> 在 2025-07-04 上传 | 大小：9kb | 下载：0

[VHDL编程] MyCounter

说明：可自由配置的通用计数器，我设计的时候一直在用-Be free to configure a common counter, when I designed has been used
<侯浩> 在 2025-07-04 上传 | 大小：1kb | 下载：0