[VHDL编程] VHDL

说明：源代码不同软件对VHDL语法的支持范围是不一样的,以下程序中的某些语句可能不能运行在所有的软件平台之上,因此程序可能要作一些修改,同时务必注意阅读程序中的注释。-Source code for different types of software support for VHDL grammar is not the same as the scope, the following procedures for some of the statements may not be able to
<> 在 2025-06-28 上传 | 大小：637kb | 下载：0

[VHDL编程] XC9536XL

说明：通用FPGA CPLD下载电缆的XC9536XL编译程序-Universal FPGA CPLD download cable XC9536XL compiler
<> 在 2025-06-28 上传 | 大小：4kb | 下载：0

[VHDL编程] shuzhijietiaoqu

说明：基于FPGA的全数字调制解调器设计实例，包含有Matlab程序和Quartus程序-FPGA-based all-digital modem design example, contains the procedures and Quartus program Matlab
<> 在 2025-06-28 上传 | 大小：641kb | 下载：0

[VHDL编程] altera_avalon_checksum

说明：altera的avalon总线校验代码,是进行sopc开发的参考-altera the avalon bus check code, is to develop a reference SOPC
<钟兵> 在 2025-06-28 上传 | 大小：12kb | 下载：0

[VHDL编程] ml505_pcie_x1_plus

说明：Xilinx 公司PCI Express IP核应用参考设计。通过这个样例，用户可以掌握PCI Express应用设计的一般方法，了解PCI Express的工作原理。-Xilinx Inc. PCI Express IP core reference design applications. Through this example, the user can master the application of the design of PCI Express general approac
<daniel J> 在 2025-06-28 上传 | 大小：1.71mb | 下载：0

[VHDL编程] mimasuo2

说明：VHDL的课程设计，密码锁，去年我们课程设计我的程序，很好的程序，请验收。可以做VHDL课程设计用 去年我的开发环境是 max.pulls2-VHDL curriculum design, password lock, last year my curriculum design process, a very good program, acceptance. VHDL course design can be done with last year, my development envir
<likunzhou> 在 2025-06-28 上传 | 大小：548kb | 下载：0

[VHDL编程] modelsim11

说明：modelsim破解补丁-ModelSim crack
<张寅昊> 在 2025-06-28 上传 | 大小：150kb | 下载：0

[VHDL编程] dj052

说明：VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯-VerilogHDL designed with a sensor to detect the main, the slip road traffic lights to control traffic lights delay
<changle> 在 2025-06-28 上传 | 大小：1.43mb | 下载：0

[VHDL编程] cnt6

说明：基于vhdl的6进制计数器模块，实现0-5计数-VHDL-based 6-band counter module, to achieve 0-5 count
<贝凯> 在 2025-06-28 上传 | 大小：22kb | 下载：0

[VHDL编程] cnt10

说明：基于vhdl的10进制计数器模块，实现0-9计数-VHDL-based 10-band counter module, to achieve 0-9 count
<贝凯> 在 2025-06-28 上传 | 大小：23kb | 下载：0

[VHDL编程] dds_8bit

说明：rom地址宽度8位，256个正弦波数据。频率控制字可以步进，具有清零功能。-rom address the width of 8, 256 sine wave data. Frequency control word can step has cleared function.
<eroad > 在 2025-06-28 上传 | 大小：344kb | 下载：0

[VHDL编程] dianzi_vhdl

说明：高等电子技术的EDA部分，内部还有一个dds的vhdl代码，我参考该代码，实现了10位和8位的dds，在EPF10K10TC144-4芯片验证通过。-Advanced electronic technology EDA part of a dds within the VHDL code, I make reference to the code, achieved a 10 and 8 of the dds, in EPF10K10TC144-4 chip verification throu
<eroad > 在 2025-06-28 上传 | 大小：183kb | 下载：0