[VHDL编程] VHDL-to-design-detector

说明：用VHDL语言设计一个序列“111010”的检测器和该序列的发生器-VHDL language " 111010" to design a sequence detector and the sequence generator
<赵玉著> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] adsawfd

说明：用Verilog HDL设计3线-8线译码器，ena是译码器的使能控制端，当ena=1时译码器工作，ena=0时译码器被禁止，8个输出均为高电平 用Verilog HDL设计具有三态输出的8D锁存器。-3-to-8 line decoder, ENA is designed using Verilog HDL the decoder enable control terminal, when ena = 1 time decoder, ENA = 0 time decoder is disa
<赵玉著> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] ewgweg

说明：5959计时器及用数码管显示出来其中包括顶层程序和子程序-5959 timer and digital display including the top-level routines and subroutines
<赵玉著> 在 2025-12-25 上传 | 大小：2kb | 下载：0

[VHDL编程] Digit_sys_proj-tbird

说明：T-bird LED by modelsim 6.5e
<seogwonyoon> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] UDP

说明：这是用Verilog HDL编写的程序 利用UDP方法实现四位加法器-This is written in Verilog HDL programs Use UDP method four adder
<姚远> 在 2025-12-25 上传 | 大小：43kb | 下载：0

[VHDL编程] fir

说明：利用VHDL和Verilog HDL语言实现FIR滤波器-Using VHDL and Verilog HDL language to realize FIR filter
<姚远> 在 2025-12-25 上传 | 大小：48kb | 下载：0

[VHDL编程] addr_rtl

说明：利用Verilog HDL编写程序 利用assign语句实现加法器-Use Verilog HDL to write programs Using the assign statement adder
<姚远> 在 2025-12-25 上传 | 大小：32kb | 下载：0

[VHDL编程] BCD

说明：利用Verilog HDL语言实现BCD码的加法-Using Verilog HDL language implementation of BCD addition
<姚远> 在 2025-12-25 上传 | 大小：40kb | 下载：0

[VHDL编程] TWO

说明：利用Verilog HDL语言实现公共表达式交叉系数滤波器-Using Verilog HDL language implementation public expression cross coefficient filter
<姚远> 在 2025-12-25 上传 | 大小：307kb | 下载：0

[VHDL编程] cpu_cache_interrupt

说明：verilog写的CPU 五级流水 带cache 中断-the the CPU five water with verilog to write cache interrupt
<王久力> 在 2025-12-25 上传 | 大小：48kb | 下载：0

[VHDL编程] chenxu

说明：Verilog HDL 16选一数据选择器-Verilog HDL 16 election of a data selector
<hehe> 在 2025-12-25 上传 | 大小：17kb | 下载：0

[VHDL编程] clock

说明：一个简单的数字时钟Verilog仿真程序，60秒1分钟，60分一小时，24小时一天，265天一年。代码逻辑简化不含状态机，易理解。附激励文件可直接仿真。-A simple digital clock Verilog simulation program 60 seconds, 1 minute, 60 hours, 24 hours a day, 265 days a year. The code logic simplifies excluding state machine, easy to
<Welson> 在 2025-12-25 上传 | 大小：1kb | 下载：0