资源列表

« 1 2 ... .61 .62 .63 .64 .65 3266.67 .68 .69 .70 .71 ... 4310 »

[VHDL编程fft4096_8192

说明:基于基2的并行4096,8192深度的FFT源代码verilog-Based on radix-2 FFT parallel 4096,8192 depth verilog source code
<tianshan> 在 2025-12-24 上传 | 大小:18kb | 下载:0

[VHDL编程ADC_TCL5510

说明:用verilog编写的源代码 可以对此芯片进行相关操作-Written in verilog source code can be related to the operation of this chip
<ren bk> 在 2025-12-24 上传 | 大小:1kb | 下载:0

[VHDL编程IIC_EEPROM

说明:这是FPGA用Verilog写的IIC协议,可以对存储器进行简单的读取。-This is the FPGA using Verilog IIC protocol, you can perform simple memory read.
<胡刚> 在 2025-12-24 上传 | 大小:3.71mb | 下载:0

[VHDL编程verilogvga

说明:这是FPGA用Verilog写的VGA显示程序。可以显示一个矩形框和一个小矩形。-This is the FPGA using Verilog VGA display program. You can display a rectangular box and a small rectangle.
<胡刚> 在 2025-12-24 上传 | 大小:235kb | 下载:0

[VHDL编程FPGA--VGA-

说明:这是FPGA控制VGA的一篇文章,包括原理及心得,代码也是用Verilog写的。-This is the FPGA to control VGA article, including the theory and experience, the code is using Verilog.
<胡刚> 在 2025-12-24 上传 | 大小:54kb | 下载:0

[VHDL编程juzhenjianpan

说明:这是FPGA控制4*4矩阵键盘的程序,程序是用Verilog写的-This is the FPGA control 4* 4 matrix keyboard, the program is using Verilog
<胡刚> 在 2025-12-24 上传 | 大小:1.17mb | 下载:0

[VHDL编程h2

说明:加法器 输入信号: 输入数实部Ra,Rb,Rc,Rd,虚部Ia,Ib,Ic,Id的数据宽度均为19位;每次向加法器阵列只能送一个操作数,包括实数R(19bit)、虚部I(19bit);操作数据a、c、b、d的顺序连续送入,在加法器列中要进行串并变换。 CP脉冲。 输出信号: 输出数实部Ra’,Rb’,Rc’,Rd’,虚部Ia’,Ib’,Ic’,Id’的数据宽度均为21位。-Adder input signal: the real part of the input numbe
<郝宁> 在 2025-12-24 上传 | 大小:23kb | 下载:0

[VHDL编程lcd1602_module-

说明:1602液晶的驱动代码。网上很多1602液晶的代码只是驱动液晶而已,并不能很好的动态更新数据,我在参考别人代码的基础上修改后得到这段可以动态更新数据的驱动代码。-1602 LCD driver code. 1602 online a lot of code just drive LCD only, and not a very good dynamic update data, I refer to someone else' s code to get this on the basis
<钱芳斌> 在 2025-12-24 上传 | 大小:1kb | 下载:0

[VHDL编程my_lcd1602

说明:本程序实现LCD1602显示功能,通过适当修改,能够实现在特定位置显示任意字符!-The program LCD1602 display function, through appropriate modifications, can be achieved in a specific position display any character!
<周向阳> 在 2025-12-24 上传 | 大小:384kb | 下载:0

[VHDL编程FSM

说明:FSM source –Next state calculation –Output calculation –State transition
<choi> 在 2025-12-24 上传 | 大小:480kb | 下载:0

[VHDL编程DFD_Demodulation

说明:BFSK二进制键控非相干解调的FPGA实现-BFSK binary keying FPGA implementation of non-coherent demodulation
<黄星煜> 在 2025-12-24 上传 | 大小:3.36mb | 下载:0

[VHDL编程ADC_DAC

说明:Altera公司CycloneII系列FPGA控制ADC/DAC的代码-Altera CycloneII FPGA control CycloneII Series ADC/DAC code
<黄星煜> 在 2025-12-24 上传 | 大小:14.28mb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 3266.67 .68 .69 .70 .71 ... 4310 »

源码中国 www.ymcn.org