[VHDL编程] SEG

说明：通过RS232串口进行通信，实现七段数码管记数功能，适合新手入门学习-RS232 serial port for communication, to achieve segment digital tube counting function, suitable for beginners to learn
<宋子健> 在 2025-06-11 上传 | 大小：1.07mb | 下载：0

[VHDL编程] examples

说明：四个实用小例子，电子钟、频率计、抢答器、计价器，需要的可以拿去-Four small practical example, electronic clock, frequency counter, Responder, meter, need to take
<宋子健> 在 2025-06-11 上传 | 大小：6.75mb | 下载：0

[VHDL编程] LCM

说明： NIOS内核设计的LCM显示实验，适合新手入门学习-NIOS core design of the LCM display experiment, suitable for beginners to learn
<宋子健> 在 2025-06-11 上传 | 大小：1.29mb | 下载：0

[VHDL编程] timer

说明：基于fpga的定时器，嵌入式开发，调试通过-Fpga-based timers, embedded development, debugging through. .
<zhusb> 在 2025-06-11 上传 | 大小：13.85mb | 下载：0

[VHDL编程] adder_tp

说明：本代码包含四位全加器和四位全加器的测试平台。-The code contains four full adders and four full adder test platform.
<仲伟汉> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] RGB0808

说明：RGB0808矩阵FPGA代码（Verilog HDL语言）-RGB0808 matrix FPGA code (Verilog HDL language)
<汪勇> 在 2025-06-11 上传 | 大小：351kb | 下载：0

[VHDL编程] text

说明：用Verilog写的简单的屏幕控制，在屏幕上有四个帧，方块在呈现抛物线状运动的同时改变颜色。-Using Verilog to write simple on-screen controls on the screen there are four fr a mes, boxes rendered parabolic movement while changing color.
<lid chan> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm_engine

说明：Modul PWM. Can used in Quartus II. On language VHDL.
<RosSport> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA

说明：利用程序实现VGA显示RGB彩条信号,本人亲自验证，有用的程序-as the title
<程浩> 在 2025-06-11 上传 | 大小：393kb | 下载：0

[VHDL编程] FPGA_Function_v3

说明：基于cpld的多波形信号发生器。 可产生方波，三角波，正弦波，锯齿波。 可以通过一组拨码开关进行频率增加和减少。其中频率在100~1000hz不连续变化。-Based on multi-waveform signal generator cpld. Can produce a square wave, triangle wave, sine wave, sawtooth wave. Through a set of DIP switch frequency increases and d
<解雨辰> 在 2025-06-11 上传 | 大小：561kb | 下载：0

[VHDL编程] Experiment01

说明：在这一个实验，我们要以上图作为基础，建立一个并行操作的流水灯模块-In this experiment, we have to figure above as a basis for establishing a parallel operation of the water lamp module
<吴明美> 在 2025-06-11 上传 | 大小：463kb | 下载：0

[VHDL编程] adder

说明：VHDL Adder implementation done in FPGA environment. VHDL Adder implementation done in FPGA environment.-VHDL Adder implementation done in FPGA environment.VHDL Adder implementation done in FPGA environment.VHDL Adder implementation done in FPGA envir
<anil> 在 2025-06-11 上传 | 大小：6kb | 下载：0