[VHDL编程] ADC0804

说明：从ADC0804的通道ＩＮ（＋）输入0~5V之间的模拟量，通过ADC0804转换成数字量在数码管上以十进制形成显示出来。-The passage from the ADC0804 IN (+) input analog 0 ~ 5V between digital on digital displays in decimal form by ADC0804 convert.
<ss> 在 2025-06-17 上传 | 大小：551kb | 下载：0

[VHDL编程] LCD1602

说明：可以实现在LCD1602液晶显示屏第一行左侧第一位的位置循环显示0~9，并且可以用一个拨码开关BM8实现显示的复位功能。-LCD1602 LCD display can be achieved in the first position of the loop on the left side of the first line of the display from 0 to 9, and can be used to achieve a DIP switch BM8 display rese
<ss> 在 2025-06-17 上传 | 大小：623kb | 下载：0

[VHDL编程] LCD12864

说明：　　通过按键切换屏幕显示文字，一页全是英文，一页全是中文。使用12864显示文字包括课程、班级、学号和姓名。 实现原理：由于要求页面切换，引入按键控制变量bz，通过对于bz的值的判断来实现页面切换。对于12864的显示功能，初始化过后，先将需要显示的文字写入后，将其使能端至高显示。-Through the key switch the screen to display text, a full English, an all Chinese. 12864 display text usi
<ss> 在 2025-06-17 上传 | 大小：550kb | 下载：0

[VHDL编程] jiaotongdeng

说明：利用VHDL语言设计一个十字路*通灯控制器，分成两个方向，六个灯。三个灯按合理的顺序亮灭。 两个方向的灯亮时间可以进行调节。-Using VHDL design of a traffic signal controllers, divided into two directions, six lights. Three lights blinking at a reasonable order. Time light can be adjusted in both directions.
<李一马> 在 2025-06-17 上传 | 大小：166kb | 下载：0

[VHDL编程] DM9000-debug

说明：DM9000调试教程，对DM9000的调试有一定帮助。-DM9000 debugging tutorial for DM9000 debug some help.
<孙大海> 在 2025-06-17 上传 | 大小：1.07mb | 下载：0

[VHDL编程] ccd_timing

说明：tcd1209d drive-timing
<Tseng Light> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] clockprj

说明：vhdl实现的万年历代码，年月日 星期 闹钟功能、-vhdl to calendar code, date week alarm clock function,
<钟晓辉> 在 2025-06-17 上传 | 大小：5.48mb | 下载：0

[VHDL编程] work

说明：数字系统设计及VHDL课上用的易于混淆的代码-Digital system design and use of the VHDL code lesson is easy to confuse
<钟晓辉> 在 2025-06-17 上传 | 大小：3.62mb | 下载：0

[VHDL编程] LCD_Display_kb

说明：This VHDL Code express how can you connect an LCD To FPGA Spartan 3ee
<Ezrashafiez> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] 1_traffic_light

说明：交通灯verilog代码， 包括测试代码。-Traffic lights verilog code
<项中元> 在 2025-06-17 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：FIFO，先进先出缓冲器，verilog源代码，包括测试代码。-FIFO, FIFO buffer, verilog source code, including test code.
<项中元> 在 2025-06-17 上传 | 大小：2kb | 下载：0

[VHDL编程] LIFO

说明：LIFO，先进后出缓冲器（栈），verilog源代码，包括测试代码。-LIFO, last-out buffer (stack), verilog source code, including test code.
<项中元> 在 2025-06-17 上传 | 大小：2kb | 下载：0