资源列表

« 1 2 ... .35 .36 .37 .38 .39 3640.41 .42 .43 .44 .45 ... 4310 »

[VHDL编程11

说明:用verilog编写的带同步清0、同步置1 的D 触发器;带异步清0、异步 置1 的JK 触发器-Verilog prepared by the synchronous belt, synchronous D flip-flop 0 1 with Asynchronous Clear 0, asynchronous set D trigger 1 with Asynchronous Clear 0, asynchronous set JK trigger 1!!!!!!
<望奎> 在 2025-06-18 上传 | 大小:517kb | 下载:0

[VHDL编程test6_timer

说明:这是有Quartus II和Nios II共同协作完成的基于FPGA的异步电机矢量控制系统,里面包含定时器,LCD显示,温度检测等内容-This is the Quartus II and Nios II work together to complete induction motor vector control system based on FPGA, contains a timer, LCD display, temperature detection, etc
<hurongxueyue> 在 2025-06-18 上传 | 大小:19.05mb | 下载:0

[VHDL编程SDRAM

说明:verilog编写的SDRAM实验,有串口调试助手和相关资料-Verilog prepared by the SDRAM experiment, a serial debugging assistant and related information!!!!!!!!!!!!!!!!!!!!!
<网速卡> 在 2025-06-18 上传 | 大小:11.6mb | 下载:0

[VHDL编程1

说明:verilog编写的11阶FIR数字滤波器-The 11 order FIR digital filter Verilog prepared!!!!!!!!!!!!!!!!!!!!!
<网速卡> 在 2025-06-18 上传 | 大小:666kb | 下载:0

[VHDL编程33

说明:verilog编写的自动售饮料机-Verilog prepared beverage vending machines!!!!!!!!!!!!!!!!!!!!!!
<网速卡> 在 2025-06-18 上传 | 大小:201kb | 下载:0

[VHDL编程ledBanner

说明:This a verilog code for ledbanner. Ledbanner uses Seven segment display and will shift number display 0 up until 9 or vice versa. It is done through the use of clock input, reset botton and the direction botton. when the botton is unpressed, 0 - 9 wi
<renmica> 在 2025-06-18 上传 | 大小:3kb | 下载:0

[VHDL编程I2CReadWrite

说明:verilog IIC 读写例程,非常好用-verilog IIC read write it very good code
<hsj> 在 2025-06-18 上传 | 大小:2.95mb | 下载:0

[VHDL编程LCDdisplayforVHDL

说明:非常好的,LCD显示,项目中用到,主频达40M-lcd display for vhdl ,it is good code
<hsj> 在 2025-06-18 上传 | 大小:550kb | 下载:0

[VHDL编程serialSend

说明:VHDL 串口发送例程,非常值得学习的东西-VHDL serial port to send routine, something worth learning
<hsj> 在 2025-06-18 上传 | 大小:408kb | 下载:0

[VHDL编程floatadd

说明:32位浮点数加法,使用的语言是verilog。其中包括的是工程中的v文件。-32-bit floating-point addition, the use of language is verilog. Including is v of the engineering documents.
<小王> 在 2025-06-18 上传 | 大小:2kb | 下载:0

[VHDL编程VHDLstopwatch

说明:采用vhdl硬件描述语言实现的秒表计时器程序源码及顶层电路设计图,实现了计时器,数码管显示,按键控制及蜂鸣器等功能-Using VHDL hardware descr iption language to realize the stopwatch timer program source code and top-level circuit design, the timer, digital tube display, control buttons and a buzzer functio
<林之钊> 在 2025-06-18 上传 | 大小:212kb | 下载:0

[VHDL编程MFSK.vhd

说明:多进制数字频率合成系统VHDL程序,包含2进制、16进制。-Multi-band digital frequency modulation (MFSK) system VHDL program
<张朝阳> 在 2025-06-18 上传 | 大小:1kb | 下载:0
« 1 2 ... .35 .36 .37 .38 .39 3640.41 .42 .43 .44 .45 ... 4310 »

源码中国 www.ymcn.org