[VHDL编程] two_ADF4350_vhdl_code

说明：该程序实现：控制两个ADF4350的VHDL程序；多个选通信号的编码。-The realization of the program control: two ADF4350 VHDL program a plurality of gate signal coding.
<王乔> 在 2025-06-23 上传 | 大小：4kb | 下载：0

[VHDL编程] three_ADF4350_verilog_code

说明：该verilog代码实现对三个ADF4350的控制，并附带一个测试程序。-The Verilog code to achieve control of the three ADF4350, with a test program.
<王乔> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_tx

说明：用Verilog实现通过上位机向串口发送多帧数据，并具有抗噪功能-Implementation serial port receive more fr a me data by software use Verilog, and has the function of the resist noise
<熊少> 在 2025-06-23 上传 | 大小：26kb | 下载：0

[VHDL编程] booth_mux4

说明：基于verilog的4位booth算法编写-Written on verilog of 4 booth algorithm
<pilanjian> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] my_clock01

说明：用VHDL语言实现电子钟功能，用不同模块按时分秒显示-To achieve the electronic clock function with VHDL language
<赵海兵> 在 2025-06-23 上传 | 大小：8kb | 下载：0

[VHDL编程] chenxu

说明：序列检测其设计，检测11100110。并通过七段显示译码器显示。- Sequence Detection its design, testing 11100110.And through the seven-segment display decoder display.
<谢英才> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] DDSIP

说明：该程序实现了正弦函数与余弦函数数据的产生，可作为其他模块的输入信号（可以直接调用）-The program implements a sinusoidal function and cosine function data can be used as an input signal to other modules (direct call)
<于子轩> 在 2025-06-23 上传 | 大小：1.14mb | 下载：0

[VHDL编程] 4

说明：数控分频器设计。包括偶数分频，和奇数分频。- NC divider design. It includes an even divide, and odd division.
<谢英才> 在 2025-06-23 上传 | 大小：314kb | 下载：0

[VHDL编程] AD9910

说明：基于AD9910的Verilog程序，实现QPSK调制，只要再加少量代码就可实现8PSK调制-Based on Verilog AD9910 procedure, realization of QPSK modulation, just add a small amount of code can achieve 8PSK modulation
<> 在 2025-06-23 上传 | 大小：5kb | 下载：0

[VHDL编程] kairukaichu

说明：电力系统保护装置中使用的开入开出程序，只需要修改地址便可以跟DSP等配合使用。-The use of open power system protection device in a program, only need to modify the address can be used with DSP together.
<wangfei> 在 2025-06-23 上传 | 大小：152kb | 下载：0

[VHDL编程] lishi

说明：指示灯闪烁，数码管进行千计数，可供初学者学习-Flashing lights, digital tube counting 1000, for beginners to learn
<陈元> 在 2025-06-23 上传 | 大小：673kb | 下载：0

[VHDL编程] K7_1M

说明：用Verilog语言实现的以太网驱程，可最多实现8个以太网，外加PHY后，可实现ping操作-Ethernet drive-by Verilog language can achieve up to eight Ethernet, plus after PHY, can achieve a ping
<罗军> 在 2025-06-23 上传 | 大小：5.73mb | 下载：0