[VHDL编程] XC95288-optical-cable-host

说明：本程序是基于Xilinx的CPLD95288芯片开发的光线通讯，AD7656AD采集功能的主机程序。-This procedure is a host-based communications program light of CPLD95288 Xilinx chip development, AD7656AD capture capability.
<杜含宇> 在 2025-06-23 上传 | 大小：3kb | 下载：0

[VHDL编程] XC95288-optical-cable-slave

说明：本程序是基于Xilinx的CPLD95288芯片开发的光线通讯，AD7656AD采集功能的从机程序。-This procedure is based on Xilinx s CPLD95288 light communication chip development, AD7656AD acquisition the program.
<杜含宇> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] pll_zsy.v

说明：全数字锁相环程序 此程序基于VHDL编写 可以完成相关功能-All digital phase-locked loop based on VHDL write program this program can complete the relevant function
<赵政桐> 在 2025-06-23 上传 | 大小：374kb | 下载：0

[VHDL编程] fir_s

说明：FIR滤波器源代码 以及例化图和波形仿真图-FIR filter source code and instantiated figure and waveform simulation diagram
<孙旭丽> 在 2025-06-23 上传 | 大小：378kb | 下载：0

[VHDL编程] cordic_new

说明：cordic algorithm project.
<cuong> 在 2025-06-23 上传 | 大小：229kb | 下载：0

[VHDL编程] 123455

说明：32位累加器，包括32位加法器与寄存器，程序与仿真文件包含在内，在相应的环境下可直接运行-32-bit accumulator, including 32-bit adder and register, procedures and simulation files included, can be run directly under the corresponding environment
<chaoshui> 在 2025-06-23 上传 | 大小：194kb | 下载：0

[VHDL编程] 123456789

说明：波形存储器的设计，利用文件中VHDL可以加载一定的波形数据，文件包含可直接运行的仿真图-Waveform memory design using VHDL file can load some of the waveform data files contain simulation can be run directly Figure
<chaoshui> 在 2025-06-23 上传 | 大小：336kb | 下载：0

[VHDL编程] NCO

说明：基于FPGA的DDS设计，通过外接DA转换器输出稳定的正弦波，方波和三角波，可单独产生时钟，不必借助硬件连接，包含寄存器程序，累加器程序和时钟发生电路等，以及顶层设计原理图-The DDS FPGA-based design, through an external DA converter output stable sine wave, square wave and triangular wave, can produce a single clock, without the help
<孙雨晗> 在 2025-06-23 上传 | 大小：5.56mb | 下载：0

[VHDL编程] 1302

说明：DS1302时钟芯片控制程序。在数码管上显示时间。-DS1302 clock chip control procedures. In the digital tube display time.
<孙帅斌> 在 2025-06-23 上传 | 大小：422kb | 下载：0

[VHDL编程] SUN

说明：基于nios的点阵贪吃蛇游戏设计,可外接PS2小键盘操作游戏-Nios based on lattice Snake game, you can add a small keyboard PS2 games
<lanxiaojun> 在 2025-06-23 上传 | 大小：13.84mb | 下载：0

[VHDL编程] Lab7

说明：Adder Substrator 能夠顯示在FPGA上並且能夠實際作加減 可做signed int -Adder Substrator
<夏宇婕> 在 2025-06-23 上传 | 大小：14kb | 下载：0

[VHDL编程] fre_cnt

说明：基于FPGA的频率计模块，数码管显示频率值-Frequency meter module FPGA-based, digital display frequency value
<郭永峰> 在 2025-06-23 上传 | 大小：1kb | 下载：0