[VHDL编程] rna

说明：top transmition of implement spi, compiled in vivado 2016 in basys 3
<ravenelco> 在 2025-06-13 上传 | 大小：177kb | 下载：0

[VHDL编程] zsy_422_20160911_backup

说明：RS422协议芯片OX16C950底层驱动程序，Verilog语言编写，Quartus ii 15.0开发，可实现数据收发，用串口调试助手可以观察。-RS422 protocol chip OX16C950 low-level driver, Verilog language, Quartus ii 15.0 development, can achieve data transceiver, with the serial debugging assistant can be observed
<李> 在 2025-06-13 上传 | 大小：3.32mb | 下载：0

[VHDL编程] OExp11-OwnMCPU

说明：浙江大学计算机组成实验课工程代码，多周期CPU设计控制器实现。-Multi-cycle CPU design of the controller.
<林恣> 在 2025-06-13 上传 | 大小：7.17mb | 下载：0

[VHDL编程] LED

说明：FPGA LED QUARTUISS VHDL
<z> 在 2025-06-13 上传 | 大小：11kb | 下载：0

[VHDL编程] dvi_demo

说明：verilog实现的DVI 视频编码输出与输入，已在altera Cyclone IV 上实现。-DVI encode and decode in Verlog language.Have been tested in altera FPGA Cycloene IV
<杜> 在 2025-06-13 上传 | 大小：46kb | 下载：0

[VHDL编程] hdmi_demo

说明：hdmi 视频编解码输入输出模块，verilog实现-hdmi encoder and decoder in verilog.
<杜> 在 2025-06-13 上传 | 大小：42kb | 下载：0

[VHDL编程] fpga-jpeg

说明：fpga 实现 jpeg 编码，已在altera 公司fpga上测试通过。-jpeg encoder ,has been tested in altera FPGA
<杜> 在 2025-06-13 上传 | 大小：101kb | 下载：0

[VHDL编程] PART5

说明：Wallace multiplier using VHDL. THis code is constructed using full adders and half adder circuits.
<nisal senarathne> 在 2025-06-13 上传 | 大小：363kb | 下载：0

[VHDL编程] IP

说明：USB+UART+I2C+VGA+ARM7+MC8051 altera IP核-USB+UART+I2C+VGA+ARM7+MC8051 Verrlog VHDL
<刘春焱> 在 2025-06-13 上传 | 大小：3.63mb | 下载：0

[VHDL编程] NCO

说明：用Verilog语言编写的数字振荡器，既可以通过频率控制字调整输出频率，也可以通过相位控制字调整其输出相位，已通过调试验证-Verilog language with the digital oscillator, both through the frequency control word to adjust the output frequency, you can also adjust the output phase through the phase control word, h
<houjunfeng> 在 2025-06-13 上传 | 大小：1kb | 下载：0

[VHDL编程] uvm-1.1

说明：学习IC验证的好资料，包括UVM-1.1a和UVM-1.1d的全部工程example,适合IC验证基于UVM平台的初学者。-Learn good about IC verification, including all engineering of UVM-1.1a and UVM-1.1d, for beginners based on the UVM platform for IC verification.
<李菲> 在 2025-06-13 上传 | 大小：6.89mb | 下载：0

[VHDL编程] DDS30k

说明：在quartus开发平台基于直接数字频率合成技术利用Verilog语言实现正弦信号和三角波信号发生(Verilog was used to generate sine and triangle wave signals based on direct digital frequency synthesis in quartus development platform.)
<gmj3841168> 在 2025-06-13 上传 | 大小：5.93mb | 下载：0