[VHDL编程] UART_noFIFO

说明：FPGA串口调试程序，不含FIFOIP核-FPGA u4E32 u53E3 u8C03 u8BD5 u7A0B u5E8F uFF0C u4E0D u542BFIFOIP u6838
<沈晶晶> 在 2025-06-26 上传 | 大小：1.79mb | 下载：0

[VHDL编程] johnson

说明：流水灯程序，可以满足JTAG和AS两种配置方式，已验证-Water light program, you can meet the JTAG and AS two configurations, has been verified
<Mc kang> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] seg7

说明：数码管实验，包括段选位选，通过了FPGA开发板验证。-Digital tube experiments, including the election of the selected segment, through the FPGA development board validation.
<Mc kang> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-program-for-sapce-application

说明：航天应用的FPGA程序的典型案例分析，含源代码；特别适合于航天领域的FPGA程序设计员。-typical examples of fpga programs for space application
<huqiong> 在 2025-06-26 上传 | 大小：50.3mb | 下载：0

[VHDL编程] FUZZY

说明：verilog 模糊PID 通过修改MIF文件 可以完成单个参数整定-FUZZY pid by verilog HDL
<董然> 在 2025-06-26 上传 | 大小：1006kb | 下载：0

[VHDL编程] dds

说明：用VHDL语言实现的dds信号的源代码，已测验，可通过-dds in vhdl
<张伟龙> 在 2025-06-26 上传 | 大小：11kb | 下载：0

[VHDL编程] Q_GDW_MS

说明：实现了国家电网智能家居通信协议标准的智能开关的功能-To achieve the national grid smart home communication protocol standard intelligent switch function
<庞然> 在 2025-06-26 上传 | 大小：469kb | 下载：0

[VHDL编程] [verilog]dcfifo_256x32

说明：Dual-Clock FIFO, Depth: 256 Width: 32 USEDW: Y FULLL:Y EMPTY:Y-This is self-defined Dual-Clock FIFO, using logic lut resources.
<ylwang> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] TLC5620

说明：用FPGA做的8位DAC的驱动，数据通过串口发送，测试精度一般。-Drive the use of FPGA in the 8 bit DAC, via a serial port to send data, test precision.
<高宪鹏> 在 2025-06-26 上传 | 大小：974kb | 下载：0

[VHDL编程] VHDL1

说明：VHDL语言教程，初级的编程语言以及语法，适合初学者-VHDL language tutorial, the primary programming language and grammar, suitable for beginners
<刘峰> 在 2025-06-26 上传 | 大小：96kb | 下载：0

[VHDL编程] verilog

说明：VERILOG编程经验总结，对于初学者比较实用，有很多编程技巧及注意事项-VERILOG programming experience, for beginners more practical, there are many programming skills and precautions
<刘峰> 在 2025-06-26 上传 | 大小：786kb | 下载：0

[VHDL编程] Altera_exercise

说明：this vhdl code for altera using quartus II v14 developed for beginners of altera fpga. if any comment or difficulty feel free to ask friends -this is vhdl code for altera using quartus II v14 developed for beginners of altera fpga. if any comment or
<Hadis> 在 2025-06-26 上传 | 大小：15kb | 下载：0