资源列表
[VHDL编程] manch
说明:该文件是一个完整的工程文件,用VerilogHDL语言编写,包括曼彻斯特编码器的设计文件和仿真测试文件以及解码器的设计文件和仿真测试文件。在Modelsim中仿真测试通过。-The document is a complete project file, with VerilogHDL languages, including the Manchester encoder design documents and simulation test files and decoder design<dayu1994> 在 2025-06-03 上传 | 大小:120kb | 下载:1
[VHDL编程] Systemverilog_for_Verification
说明:Systemverilog for Verification源代码,包括arb_if,atm_virt_if,multi_if_port等-code of Systemverilog for Verification,<Zack> 在 2025-06-03 上传 | 大小:28kb | 下载:1
[VHDL编程] qpsk_module
说明:采用Verilog语言编写了一个qpsk调制的程序-Verilog language using a modulation process qpsk<inves> 在 2025-06-03 上传 | 大小:311kb | 下载:1
[VHDL编程] verilog_example
说明:九个verilog源码例子,包括寄存器,状态机等,含testbench-9 verilog source code examples, including registers, state machines, with testbench<楚寒> 在 2025-06-03 上传 | 大小:6kb | 下载:1
[VHDL编程] USB2.0IP(RTL)
说明:USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码-USB2.0 IP,Verilog HDL<AmazingEric> 在 2025-06-03 上传 | 大小:63kb | 下载:1
[VHDL编程] sd_slave_device
说明:verilog source code for SD card SLAVE DEVICE IP-Core<Antti Lukats> 在 2025-06-03 上传 | 大小:15kb | 下载:1
[VHDL编程] Clock
说明:多功能时钟,以调试通过,可以直接用,非常适用于FPGA初学者。-Multi-clock, in order to debug through, and can be very useful for beginners in FPGA.<HarrisHuang> 在 2025-06-03 上传 | 大小:638kb | 下载:1
[VHDL编程] DE2_LCM_CCD
说明:DE2开发板上用DC2模块和LCM模块实现的数字照相机源代码-DE2 development board with the module and the LCM module DC2 Digital Camera Source<caizuhong> 在 2025-06-03 上传 | 大小:335kb | 下载:1