[VHDL编程] led_test

说明：流水灯例程，是FPGA的入手级程序，初步了解FPGA的时序(The water lamp routine is the start procedure of FPGA, and initially understands the timing of FPGA.)
<Agnes001> 在 2025-06-23 上传 | 大小：737kb | 下载：0

[VHDL编程] at7_ex01

说明：8个LED执行流水灯。流水灯依次循环点亮。基于vivado平台编写的Verilog代码(The 8 LED executes the flow light. The flow light is turned on and out in turn. Verilog code based on vivado platform)
<24fh> 在 2025-06-23 上传 | 大小：512kb | 下载：0

[VHDL编程] at7_ex03

说明：使用FPGA内部的PLL产生时钟，计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
<24fh> 在 2025-06-23 上传 | 大小：721kb | 下载：0

[VHDL编程] at7_ex04

说明：通过LED闪烁控制器的代码，使用Vivado工具配置定义一个IP核，在用户工程中可随意添加这个IP核作为设计的一部分，如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at rando
<24fh> 在 2025-06-23 上传 | 大小：1.75mb | 下载：0

[VHDL编程] at7_ex05

说明：实现PC端通过UART发送数据到FPGA，FPGA将所接收到的数据同样是通过UART原本不动的发回给PC端。(The PC terminal sends data to FPGA through UART. FPGA sends the received data back to the PC end by UART.)
<24fh> 在 2025-06-23 上传 | 大小：736kb | 下载：0

[VHDL编程] DLL_clock_generator

说明：DLL is useful for the ug and pg sdents tu
<rvm_82> 在 2025-06-23 上传 | 大小：79kb | 下载：0

[VHDL编程] Aircon

说明：VHDL code for air con
<Tokyosn1> 在 2025-06-23 上传 | 大小：4.05mb | 下载：0

[VHDL编程] float_multi_module

说明：float_multi_module实现了单精度浮点乘法运算(Float_multi_module implements single precision floating point multiplication.)
<sisuozheweilai> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm

说明：本程序可以实现输出不同占空比（0-100）和不同频率的pwm波形；满足驱动不同硬件的需求；(This program can output PWM waveforms with different duty cycles (0-100) and different frequencies, and meet the needs of different hardware drivers.)
<DA北岛> 在 2025-06-23 上传 | 大小：7.12mb | 下载：0

[VHDL编程] C5G_SRAM_RTL_Test

说明：官网c5板子的SRAM工程，可以直接一直使用。(The SRAM project of official website C5 board can be used directly)
<橙子很好吃> 在 2025-06-23 上传 | 大小：476kb | 下载：0

[VHDL编程] nhan 4 bit

说明：example about multiple booth 2 in vhdl
<tahuu> 在 2025-06-23 上传 | 大小：228kb | 下载：0

[VHDL编程] xapp794

说明：里面分为八个实验，一步一步教你使用system genertor for dsp 生成能供vivado使用的IP核文件。(It is divided into eight experiments, which teach you to use system genertor for DSP step by step to generate IP core files that can be used for vivado.)
<锤子1998> 在 2025-06-23 上传 | 大小：39.76mb | 下载：0