[VHDL编程] k21test

说明：只需要FPGA两个通用管脚，就可以实现FPGA与PC机进行以太网通信！！如果你有ALTERA_DE1的开发板，可以直接下再看效果，用其他板子就要重新分配一下管脚，推荐使用电流输出。-Only two general-purpose FPGA pins, you can realize FPGA and Ethernet PC machine! ! If you have ALTERA_DE1 development board, you can look under the direct eff
<245680> 在 2025-06-17 上传 | 大小：860kb | 下载：0

[VHDL编程] config_dac

说明：Verilog实现 spi接口的FPGA实现 通过仿真，修改后即可应用-Verilog realize spi interface FPGA to achieve through the simulation, the application can be modified
<强冰> 在 2025-06-17 上传 | 大小：268kb | 下载：0

[VHDL编程] RTL_Memory_AN

说明：
<lijainqiu> 在 2025-06-17 上传 | 大小：203kb | 下载：0

[VHDL编程] uart_tx

说明：这是个UART发送的VHDL程序，调试过，还可以-This is a UART to send the VHDL program, debug, and can also be
<xzq> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] compile_lib_of_Xilinx_ModelSim_with_compxlib

说明：附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库，创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化，免去繁杂的手动操作，是创建这个仿真库最简洁的方法之一-Annex compxlib introduce how to use Xilinx
<钟毓秀> 在 2025-06-17 上传 | 大小：102kb | 下载：0

[VHDL编程] eclock

说明：定时器的编程，vhdl语言，可以实现24时制定时器-Timer programming, vhdl language, can be achieved when the system timer 24
<ziwei> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] crc_7GPGA

说明：用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间-Using FPGA to achieve CRC algorithm, only one pulse will be able to realize, than the traditional algorithm greatly saving time shift
<冯勇> 在 2025-06-17 上传 | 大小：132kb | 下载：0

[VHDL编程] pll

说明：用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE
<冯勇> 在 2025-06-17 上传 | 大小：174kb | 下载：0

[VHDL编程] Clock

说明：用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。-Using Verilog realize an electronic clock, a template for beginners to learn Verilog.
<Jason> 在 2025-06-17 上传 | 大小：11kb | 下载：0

[VHDL编程] mimasuo

说明： vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验-Experimental report VHDL VHDL verilog rs flip-flop experiment experimental report VHDL VHDL verilog rs flip-flop experiment
<wan> 在 2025-06-17 上传 | 大小：95kb | 下载：0

[VHDL编程] VHDL

说明：实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 各种波形的线形叠加输出。 -Realize four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency, magnitude controllable output (square wave A, is also a contr
<zhanyi> 在 2025-06-17 上传 | 大小：9kb | 下载：0

[VHDL编程] vhdlyuyan

说明：vhdl语言主要描述语句的说明和使用方法，内附例子可供学习提高-VHDL language descr iption of the main descr iption of statements and the use of methods, containing examples for learning improve
<zhanyi> 在 2025-06-17 上传 | 大小：81kb | 下载：0