[VHDL编程] 1

说明：用VHDL编写的计算器：能实现简单的加减乘除四则运算 -Prepared using VHDL Calculator: able to achieve simple addition and subtraction, multiplication and division 4 computing
<邓法群> 在 2025-06-15 上传 | 大小：4kb | 下载：0

[VHDL编程] 2

说明：里面有四个vhdl源程序 分别为状态机 三位表决器 和交通灯 优先编码器-There are four VHDL source code for the state machine, respectively, the three voting machines and traffic lights priority encoder
<邓法群> 在 2025-06-15 上传 | 大小：11kb | 下载：0

[VHDL编程] DAC

说明：
<糖欣> 在 2025-06-15 上传 | 大小：322kb | 下载：0

[VHDL编程] uart_regs

说明：UART串行通讯FPGA实现，新手上道请多多指教-FPGA realization of UART serial communication, and newcomers on the Road, please advice
<swisky> 在 2025-06-15 上传 | 大小：1.12mb | 下载：0

[VHDL编程] asfpga_v1.00e.tar

说明：asfpga is an assembler written for use in FPGA design. It can be easily modified for your instruction set. The ultimate goal of this software is to allow a FPGA designer to easily write assembly code for a custom instruction set.
<张治国> 在 2025-06-15 上传 | 大小：7kb | 下载：0

[VHDL编程] tony_wu

说明：Verilog HDL程序 Verilog HDL程序-Verilog HDL procedural procedures Verilog HDL
<Tony_Wu> 在 2025-06-15 上传 | 大小：3kb | 下载：0

[VHDL编程] rs1_7seg_pci-0.0.1.tar

说明：Raggedstone1 IP core. Raggedstone1 is a low-cost Spartan3 FPGA based PCI development board made by Enterpoint Ltd. -Raggedstone1 IP core.Raggedstone1 is a low-cost Spartan3 FPGA based PCI development board made by Enterpoint Ltd.
<张治国> 在 2025-06-15 上传 | 大小：76kb | 下载：0

[VHDL编程] write_io

说明：DSP EMIF 扩展io程序 DSP EMIF 扩展io程序-DSP EMIF procedures to expand io expansion io procedures DSP EMIF
<hanmy> 在 2025-06-15 上传 | 大小：92kb | 下载：0

[VHDL编程] select_32

说明：32位 2选1 选择器 VHDL语言程序-32 2 election 1 selector VHDL Language Program
<hanmy> 在 2025-06-15 上传 | 大小：106kb | 下载：0

[VHDL编程] write_rd

说明：关于VHDL的 关于DSP的 emif-On VHDL on the DSP s EMIF
<hanmy> 在 2025-06-15 上传 | 大小：89kb | 下载：0

[VHDL编程] vhdl00023kejian

说明：VHDL课件 张建老师的精彩课件讲述了，中国著名的嵌入式开发人 -VHDL courseware courseware wonderful teacher Zhang Jian told China s well-known embedded development people
<TONMy> 在 2025-06-15 上传 | 大小：610kb | 下载：0

[VHDL编程] wervhdl

说明：赋值语句有两种，即信号赋值语句和变量赋值语句。每一种赋值语句都有三个基本组成部分，即赋值目标、赋值符号和赋值源。信号赋值语句和变量赋值语句的语法格式如下 :-There are two assignment statements, that is, the signal assignment statements and variable assignments. Each assignment has three basic components of the assignment objec
<TONMy> 在 2025-06-15 上传 | 大小：1.05mb | 下载：0