[VHDL编程] ele_clock

说明：时钟（时分秒LED显示） 秒表（计时） 闹钟（自动报时）-alarm clock
<冯程> 在 2025-06-22 上传 | 大小：10kb | 下载：0

[VHDL编程] ctrller

说明：本代码是控制SDRAM的VHDL代码，几经优化现已趋近完美，里面主要用状态机实现，现封装为entity，便于调用模块-This code is to control the SDRAM of the VHDL code, optimization has been several times closer to perfection, which is mainly used to achieve a state machine is encapsulated entity, easy to c
<kaishi> 在 2025-06-22 上传 | 大小：9kb | 下载：0

[VHDL编程] VHDL

说明：基于vhdl数控分频器的设计与应用，少有的关于分频方法的介绍-Divider based on vhdl design and application of NC
<曾凡麟> 在 2025-06-22 上传 | 大小：170kb | 下载：0

[VHDL编程] VHDL_i2cs_CPLD

说明：占用寄存器超少的,I2C从模式的代码的VHDL源代码,很有用哦!-Occupation register ultra-small, I2C slave mode code VHDL source code, useful Oh!
<zyxml> 在 2025-06-22 上传 | 大小：20kb | 下载：0

[VHDL编程] DS1302

说明：本代码是控制DS1302的VHDL代码，浅显易懂，方便修改，注意看data sheet，保证时钟和各个延迟满足要求即可-This code is to control the DS1302' s VHDL code, easy to understand, easy changes, note the data sheet, ensure the clock and can meet the requirements of the various delays
<kaishi> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] SpartanIIE_DLL

说明：本文详细介绍了SpartanIIE 内部锁相环（DLL）的使用，方便初学者-This paper describes the SpartanIIE internal phase-locked loop (DLL) for use, easy for beginners
<kaishi> 在 2025-06-22 上传 | 大小：11kb | 下载：0

[VHDL编程] Xilinx_yuanyu

说明：本文详细介绍了xinlinx公司fpga的原语使用方法，原语相对于调用核来说更简单明了，推荐初学者多使用原语-This paper describes the xinlinx' s fpga use the original language, the original language as opposed to call-core is more simple and straightforward, it is recommended for beginners to use mor
<kaishi> 在 2025-06-22 上传 | 大小：581kb | 下载：0

[VHDL编程] dds_key_bak

说明：DDS控制部分 数码管显示，可选择多种波形，频率可控-DDS control part of digital tube display, choose a variety of waveforms, frequency controlled
<jun> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] lcdSOPC

说明：NIOS实现12864的画线 画圆 点阵 字库 -NIOS painting lines to achieve 12864 Circle Dot Font
<张凤> 在 2025-06-22 上传 | 大小：6.61mb | 下载：0

[VHDL编程] flash_rom

说明：flash_rom 将拥护数据存储在flash_rom中，然后读取flash_rom里面的数据-write and read flash_rom
<张飞> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] SDRAM_controler_code

说明：SDRAM的verilog控制器代码极其仿真模块-The verilog code for SDRAM controller is extremely Simulation Module
<周仁杰> 在 2025-06-22 上传 | 大小：190kb | 下载：0

[VHDL编程] vhdlLCD1602

说明：用CPLD控制1602显示汉字，内含三个模块-1602 with the CPLD control display Chinese characters, contains three modules
<soisit> 在 2025-06-22 上传 | 大小：397kb | 下载：0