[VHDL编程] MDLS16265B_driver

说明：液晶驱动程序，利用DP-FPGA与精电蓬远液晶MDLS16265B测试通过。-LCD driver, the use of DP- FPGA and Varitronix Peng Yuan LCD MDLS16265B test.
<陈谷> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] sum99

说明：基于maxplus2的八位加法器，已经通过仿真-maxplus2 based on the eight Adder, through simulation
<海洋> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] threeflift

说明：三层电梯控制器VHDL源程序，是本人的毕业设计-three VHDL source elevator controller, I was the graduate design!
<刘凯> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] userbscan

说明：xilinx FPGA上使用jtag接口作为用户IO的源码。支持任意位宽度。-Xilinx FPGAs use JTAG interface as user IO source. Support for arbitrary bit width.
<尹成科> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] bicount

说明：完整的双向计数器VHDL 程序 大家参考-integrity of the two-way counter VHDL reference procedures
<潘科良> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] tx_inter

说明：Convolutional Interleaver Encoder-convolutional Interleaver Encoder
<孙晓伟> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] addsub_core_

说明：hdl的8051核，不知道好不好用大家试试吧。xilinx公司的核-HDL 8051 nuclear, we know that is really useful to try it. Xilinx's nuclear
<徐泯> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] addsub_cy_

说明：加法器核，带进位位的，xilinx公司的核，能用-Adder nuclear, into place at the company's nuclear Xilinx can use
<徐泯> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] FIR_1

说明：FIR滤波器的verilog实现，实现6级流水线的程序设计。-FIR filter Verilog, has implemented six lines of program design.
<李甫> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] programggvv

说明：洗衣机程序-washing machines procedures
<dd> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] automachine

说明： 自动售货机 l 设计要求： 1．机器有一个投币孔，每次只能投入一枚硬币，但可以连续投入多枚硬币。机器能识别的硬币金额为1元，5角和1角。顾客可选择的饮料价格有1元，1元5角，2元三种。每次只能售出1瓶饮料。 2．购买饮料时先选择饮料价格再投币，当投入的硬币总金额达到或超过饮料价格后，机器发出指示信号并拒收继续投入的硬币。顾客投币后，按动确定键，机器将发出饮料和找零硬币，若所投金额不足，则发出欠资信号指示。在欠资情况下，顾客
<zy> 在 2024-05-10 上传 | 大小：1024 | 下载：0

[VHDL编程] hamming_decoder

说明：汉明编码和解码的VHDL程序，直接解压就可以了-Hamming encoding and decoding process of VHDL, can be directly extracted a
<李成军> 在 2024-05-10 上传 | 大小：1024 | 下载：0