[VHDL编程] SintaxisBasicaVHDL

说明：VHDL introduction basic and sintaxis
<Alejandro> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] VHDL

说明：基于vhdl数控分频器的设计与应用，少有的关于分频方法的介绍-Divider based on vhdl design and application of NC
<曾凡麟> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] hh

说明：ad1674的控制程序VHDL 利于初学者掌握AD新片的控制，实现了初始化，采集存储-AD1674 CONTROL VHDL
<wangyl> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] JTAG-EPCS

说明：使用JTAG方式配置EPCS芯片,使用JTAG方式配置EPCS芯片.-EPCS chip configuration using the JTAG mode, use the JTAG configure EPCS chip.
<ql> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] adder2-bingxing

说明：2位加法器并行操作-2adder
<fanpei> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] Sram_core

说明：Implementation a Sram Controller Core
<Khoa> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] 3_8CODER

说明：module decoder_38(out,in) output[7:0] out input[2:0] in reg[7:0] out always @(in)
<andery> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] PSEUDO_RANDOM_ise9migration

说明：Pseudo Random Generator source code
<hr> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] 21840263filter-vhdl-code

说明：这是我看到的一个关于FIR滤波器的资料，和大家分享。-This is what I see about FIR filter information to share with you.
<许音> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] Lab17sinusoidalsignalgenerator

说明：Lab17 正弦信号发生器设计 Lab17 正弦信号发生器设计-Lab17 sinusoidal signal generator
<廖杰> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] FPGA

说明：大型设计中FPGA的多时钟设计策略 VHDL 经典时钟设计-Large multi-clock design, FPGA design strategy
<张硕> 在 2025-06-09 上传 | 大小：170kb | 下载：0

[VHDL编程] FPGAlarge-scaledesign

说明：利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种 多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。-Using FPGA to achieve large-scale design, may need to run the FPGA with multiple clocks to mult
<张小琛> 在 2025-06-09 上传 | 大小：170kb | 下载：0