[VHDL编程] VHDL_Divider

说明：该文档详细介绍了用VHDL语言实现分数分频器和积分分频器，以及50 占空比的奇数分频和非50 占空比的奇数分频。-This document details the odd fractional divider and integral divider, and 50 duty cycle with VHDL divider and an odd number of non-50 duty cycle divide.
<林子> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] keyboard

说明：一个VHDL按键测试程序，对初学者非常有帮助。-VHDL key test program, very helpful for beginners.
<hsj> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] abc

说明：时钟频率计,能够实现分频的功能，在CPLD上可以看到所想要的现象-clock frequency ，you can learn about how to frequency and hnow tackle simlar problem,what s more ,you can learn some useful information,i belive you do it!after you have read it ,don t spread!thank you!!!
<wangtao> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] fpga-waveformer

说明：文章介绍了如何在FPGA中实现任意波形发生器-this paper helps us to know how to build a some waveform in fpga
<suxiang> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] STOPWATCH

说明：STOPWATCH FPGA SEVEN SEGMENT DISPLAY
<ramaseshu> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] fpga_chuankou

说明：FPGA控制，ADC采集交流信号，并在FPGA开发板上显示-FPGA control, ADC AC signal acquisition and display in the FPGA development board
<xiaobang> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] ModelSim-Settings

说明：设置ModelSim仿真步骤,运用Quartus II 13.0 (32-bit) University Program VWF 波形文件编程功能后，使用ModelSim-Altera进行仿真。-Set ModelSim simulation steps, using Quartus II 13.0 (32-bit) University Program VWF programming function waveform file, use the ModelSim-Altera simulat
<yuantielei> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] stepmotor-control-by-fpga

说明：用fpga实现对步进电机的运动控制。内附详细工程文件。-Fpga to achieve with stepper motor motion control. Included detailed engineering documents.
<黄迟> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] Elevator

说明：基于Spartan-3E板的简易电梯控制，采用verilog编写，LCD1602模拟显示电梯状态-Simple elevator control on Spartan-3E board using verilog write, LCD1602 analog display lift status
<公孙璃> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] PI

说明：实现PI控制算法，通过调节比例积分参数可实现对不同应用的PI闭环控制-Realize PI control algorithm parameters by adjusting the proportional-integral PI closed-loop control can be achieved for different applications
<cpf> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] test1

说明：FPGA开发中的数码管显示程序，可显示0~15的十六进制数- FPGA development of digital tube display program, can show the number of 0~15 sixteen
<嘉> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] ALU

说明：它的ALU设计。可以执行7个功能。这是描述在代码。这是一个工作的代码。算数逻辑单元ALU-It ALU design. 7 functions can be performed. This is described in the code. This is a working code. An arithmetic logic unit ALU
<周鹏> 在 2025-06-15 上传 | 大小：377kb | 下载：0