[VHDL编程] std_cf_2s60_ES

说明：Altera公司开发板2s60 CF卡通用例程（初始化、读、写、测试等）-Altera Corporation development board 2s60 CF Card routines (initialization, read, write, test, etc.)
<QQ> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] PLLTEST

说明：Altera Quartus to Pll Source
<Seo Dong hyeok> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] Serial_Communication

说明：BJ-EPM240V2实验例程以及说明文档实验之八串口通信-BJ-EPM240V2 experimental test routines as well as documentation of the eight serial communication
<王建毅> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] vhdlCompetition

说明：用VHDL设计四人抢答器,vhdl学习的基础，很好用-vhdl competition
<吴小平> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] ad7862

说明：运用VerilogHDL实现AD7862的数据采集设计-using VerilogHDL by AD7862 to collect data
<xiaoquanhua> 在 2025-06-15 上传 | 大小：378kb | 下载：1

[VHDL编程] verilog_hdl_135_examples

说明：135个经典VerilogHDL源码和说明文档，入门的好资料-135 Classic VerilogHDL source and documentation, a good data entry
<energy> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] three-lift

说明：三层电梯控制器 上下楼请求信号 优先级控制-Three elevator controller down request signal priority control
<woyaochilizhi> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] UART

说明：actel 公司 Fusion StartKit开发板串口实验，采用veilog 语言编写，易于理解-actel Company Fusion StartKit development board serial experiments using veilog language, easy to understand
<anran> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] JTAG_Example0_Verilog

说明：一个Verilog的JTAG程序例子，包括完整的说明文档和源文件。(tap_top.v This file is part of the JTAG Test Access Port (TAP) http://www.opencores.org/projects/jtag/ Author(s): Igor Mohor (igorm@opencores.org))
<ZhouGuofei > 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] uart_test

说明：基于FPGA 的sparten-6 AX-309片内串口uart通信例子(FPGA sparten-6 AX-309 uart connection example)
<小也先生 > 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] vga

说明：VGA synchronization using Altera Cyclone II
<godup> 在 2025-06-15 上传 | 大小：377kb | 下载：0

[VHDL编程] LED

说明：LED等循环点亮，verilog实现功能(LED lights light cycle, verilog to achieve functional)
<yeyeyeyeye> 在 2025-06-15 上传 | 大小：377kb | 下载：0