[VHDL编程] naozhong

说明：一个用vhdl语言编写的可以实现闹钟功能的程序，精确到s-Written in a language with vhdl alarm programs can achieve an accuracy of s
<alice> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] Perfil_Velocidad

说明：Perfil de velocidad para un motor paso a paso
<Malon> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] flash

说明： 本程序代码主要实现的功能是对flash的烧写实验-The code to achieve the function of flash burning experiment
<xiaojuan> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] shuzizhong2.0

说明：这是一个EDA的课程设计，一个数字钟，可实现定时和闹钟功能。-This is a EDA course design, a digital clock program, to regular, and set the alarm clock.
<康琴> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] LightsController

说明：重庆大学数电课程设计之交通灯（QUARTUS II）-TRAFFIC LIGHTS
<liyanjia> 在 2025-06-15 上传 | 大小：378kb | 下载：1

[VHDL编程] hamming

说明：实现分频，m序列的产生和汉明码的编译功能，程序较为完整，适合学习。-Divide m sequence generation and Hamming code compilation, the program is more complete, suitable for learning.
<anna> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] top_module

说明：fpga 使用verilog hdl 语言，quartusii 9.0编程环境，设计的4个led灯分别实现不同功能，然后由一个顶层文件调用，完成总的设计。-fpga using verilog hdl language, quartusii 9.0 programming environment designed four different functions, respectively, led lights, followed by a top-level document called,
<andrew> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] dds_simu_v100

说明：占空比，幅值，步进可调的DDS模块，已经在板子上成功实现-Duty cycle, amplitude, step adjustable DDS module, the board has successfully achieved
<zhai qing wei> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] sub

说明：分别输入两个复数的实部和虚部，计算两个复数的差，输出结果的实部和虚部-Two are input the real part and imaginary part, calculating the difference of two complex numbers, the output of the real part and imaginary part
<袁文瑞> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] filter2

说明：本实验完成加权均值滤波，其原理如下： 设采集到的数据按节拍输入，依次表示为d0，d1，d2，d3，d4,…，则输出依次为 do= d0*1/4+d1*1/2+d2*1/4 do= d1*1/4+d2*1/2+d3*1/4 … 假设采集到的数据为8位unsigned，输出do只保留整数。-This experiment is completed weighted mean filter, which works as follows: Set data collected
<123> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] fir_s

说明：FIR滤波器源代码 以及例化图和波形仿真图-FIR filter source code and instantiated figure and waveform simulation diagram
<孙旭丽> 在 2025-06-15 上传 | 大小：378kb | 下载：0

[VHDL编程] sata_phy_latest.tar

说明：用verilog写成的sata2的phy物理层，可应用与sata2的控制层下层接口！-Phy written by verilog sata2 the physical layer, the lower layer can be applied to the interface control layer and sata2!
<hezigang> 在 2025-06-15 上传 | 大小：378kb | 下载：0