[VHDL编程] ethmac10g_latest.tar

说明：ethmac10g_latest.tar.gz源代码-ethmac10g_latest.tar.gz source code
<磊> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] multier

说明：利用图元实现层次化设计,编程完成数字序列的乘积求和-The realization of the use of pixel-level design, programming to complete the product sum of the number of sequences
<张炳良> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] IDCT

说明：用verilog HDL语言编写的IDCT程序，可以计算8*8的整形数矩阵，用ISE 9.1i编译通过-Using verilog HDL language of the IDCT program can calculate the number of 8* 8 matrix of plastic, with ISE 9.1i compiled by
<阿文> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] FPGA_RS_232

说明：这个源码是经过对RS232长时间的研究得到的扩展性代码，主要的功能是计算机发给FPGA数据，FPGA利用这些数据去驱动数码管显示，然后再把数据通过串口传给计算机，通过串口调试软件看到你发给FPGA的数据，建议大家先看明白RS232串口通信协议之后再动手编模块。-FPGA_RS_232
<姜国千> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] Xilinxtestbenchwriting

说明：This book is all about test bench writing in verilog and VHDL.
<Abhi> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] 12864LCD

说明：12864点阵使用说明，寄存器的详细介绍。 希望对有志于该设备开发的人有用。-12864 dot matrix instructions, register details. Want to interested in the development of the device were useful.
<亮> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] Writing-Efficient-Testbenches

说明：Documents for verilog. (Writing Efficient Testbenches.pdf)
<Nguyen Viet Dong> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] uart

说明：verilog编写的uart发送和接收的源代码。简单易懂。-verilog uart prepared to send and receive the source code. Straightforward.
<luoqv> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] watchdog

说明：看门狗，出于对单片机运行状态进行实时监测的考虑,产生的一种专门用于监测单片机程序运行状态的芯片-Watchdog, the microcontroller running for real-time monitoring considerations, produced a special run for monitoring the status of the chip microcontroller program
<chentianwu> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] xapp199[1]

说明：赛灵思12.3安装、注册、运行、调试、设计，非常好的入门-12.3 Xilinx installation, registration, operation, commissioning, design, very good entry
<rock> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] paobiao_gongyang

说明：用verilog语言写的电子跑表，在共阳数码管上显示，八位的，初学EDA，感觉verilog语言好入门，我的QQ：942954258，欢迎与你共赢21世纪-Verilog language used to write electronic stopwatch, were positive in the digital display, eight, and novice EDA, started feeling good verilog language, my QQ: 942954258, w
<谷向前> 在 2025-06-16 上传 | 大小：468kb | 下载：0

[VHDL编程] demo6-beep

说明：利用FPGA技术，使用Altera芯片，演奏乐曲，使用VHDL语言-use the FPGA technolog to play a music
<liushu> 在 2025-06-16 上传 | 大小：468kb | 下载：0