资源列表

« 1 2 ... .68 .69 .70 .71 .72 1673.74 .75 .76 .77 .78 ... 4310 »

[VHDL编程SRAM

说明:静态随机存储器(SRAM)设计VHDL代码,已经生成的了-Static random access memory (SRAM) design of VHDL code, has generated a
<陆见风> 在 2025-06-09 上传 | 大小:337kb | 下载:0

[VHDL编程ENCODE_SYSTEM

说明:编码器系统,实现信息的编码,完整的vhdl源代码描述-Coding system, encoding of information, a complete descr iption of VHDL source code
<lipengfei> 在 2025-06-09 上传 | 大小:337kb | 下载:0

[VHDL编程T2_USB_IN

说明:我买的红色飓风FPGA,EP1C6开发板的配套USBA实验例程 use输入模块的程序-I bought a red hurricane FPGA, EP1C6 development board supporting USBA experimental input module routine use of procedures
<孙建军> 在 2025-06-09 上传 | 大小:337kb | 下载:0

[VHDL编程CPLDtemperatureinthefiredetectionsystemof

说明:介绍了光纤光栅感温火灾探测系统的应用原 理,并重点阐述了用CPLD 设计虚拟MC14499 器件模 块,给出并解释了用Verilog HDL 语言实现的部分程 序和仿真测试结果。-Introduction of Fiber Bragg Grating temperature fire detection system principles, and focuses on the use of CPLD design virtual MC14499 device module, are
<hjh> 在 2025-06-09 上传 | 大小:337kb | 下载:0

[VHDL编程watch

说明:使用vhdl设计数码管显示的秒表; 能够准确的计时并显示; 开机显示00.00.00; 用户可以随时清零、暂停、计时;最大记时59分钟,最小精确到0.01秒。-Vhdl design digital display stopwatch accurate timing and display boot display 00.00.00 Users can be cleared at any time, suspend, timing 59 minutes maximum chronogra
<陈小龙> 在 2025-06-09 上传 | 大小:338kb | 下载:0

[VHDL编程naozhong

说明:万年历并且带闹钟功能,时间可调,闹钟可调,还有响铃-failed to translate
<罗格> 在 2025-06-09 上传 | 大小:338kb | 下载:0

[VHDL编程zyy3

说明:实现分频,m序列的产生和汉明码的编译功能,程序较为完整,适合学习。-Divide m sequence generation and Hamming code compilation, the program is more complete, suitable for learning.
<anna> 在 2025-06-09 上传 | 大小:338kb | 下载:0

[VHDL编程zuojiayoujian

说明:四位数码管左边两位自动增加,右边两位自动减少-Four digital tube left two increases, the right two automatically reduces
<陈思> 在 2025-06-09 上传 | 大小:338kb | 下载:0

[VHDL编程bpltonrz3412_12M

说明:The above source code for converting bi phase L to Binary, at the 6144 bit rate
<Naveen> 在 2025-06-09 上传 | 大小:338kb | 下载:0

[VHDL编程clock

说明:基于FPGA的一个数字时钟的实现,还有硬件仿真,需要用quartusii_60_sp1_web_edition软件实现。-FPGA-based implementation of a digital clock, as well as hardware emulation, you need to use quartusii_60_sp1_web_edition software.
<zd> 在 2025-06-09 上传 | 大小:338kb | 下载:0

[VHDL编程hex7segb

说明:Implimentation of the switches and 7 segment display bit counter on an Altera DE2 baord via VHDL code on the Cyclone II FPGA
<Casey> 在 2025-06-09 上传 | 大小:338kb | 下载:0

[VHDL编程DA_TLC5615

说明:用FPGA控制DA芯片TLC5615实现数模转换,verilog语言-DA control with FPGA chip TLC5615 to achieve digital to analog conversion, verilog language
<庄辉> 在 2025-06-09 上传 | 大小:338kb | 下载:0
« 1 2 ... .68 .69 .70 .71 .72 1673.74 .75 .76 .77 .78 ... 4310 »

源码中国 www.ymcn.org