资源列表

« 1 2 ... .75 .76 .77 .78 .79 1780.81 .82 .83 .84 .85 ... 4310 »

[VHDL编程FPGA-FIR

说明:基于FPGA的FIR滤波器设计方法的研究-Based on the FPGA FIR filter design method
<linkpjc> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程clock

说明:多功能数字钟,调整时间,日期,报时,调整时间-clock turn on turn off
<张晨滟> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程rligght_telege

说明:实光电码盘的输出数据的四倍倍频,使码盘输出精度提高四倍。-Four times the multiplier of the output data of the real optical encoder, the encoder output precision increased by four times.
<偏见> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程UART

说明:基于FPGA的(Universal Asynchronous Receiver Transmitter,UART)串行通信设计论文-FPGA BASIC FOR (Universal Asynchronous Receiver Transmitter,UART)
<王誉霖> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程FPGA-1602

说明:利用verilog语言实现LCD1602的驱动并显示-Use verilog language implementation LCD1602 driver and display.
<付文> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程Altera-FPGA-DE0

说明:Altera FPGA DE0的原理图 包含一些经典的FPGA设计电路及相关的接口-The Altera FPGA DE0 schematic contains the a classic FPGA design circuits and interface
<rm> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程lesson4

说明:eda的学习资料,简单易懂,如果你是需要学习eda相关基础知识那么就下载吧-eda learning files
<健康路> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程Verilog-semantic

说明:verilog编程语法教程 剑桥大学出版 非常珍贵的学习资料 初学者必备-verilog programming Grammar Cambridge University, published a very valuable learning materials for beginners
<elvis> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程count_0

说明:利用控制器和数据通道组成的连续16bits中两个1之间间隔0个数最大的计数器。包括顶层模块,控制器模块和数据通道模块的Verilog源码和时序仿真波形。-Continuous 16bits using the controller and data path in intervals of two between 1 and 0 of the largest number of counter. Including the top module, controller module and da
<fc> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程dianji

说明:基于FPGA的步进电机控制的verilog程序源代码-FPGA-based stepper motor control verilog source code
<jiabaoqi> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程voter

说明:这是一个基于Quartus2 的七人投票表决系统-voter for 7 men
<油雨墨夜> 在 2025-06-18 上传 | 大小:293kb | 下载:0

[VHDL编程root_cordic

说明:这是求平方根的VHDL工程,使用CORDIC旋转坐标算法,完整的工程文档,可以仿真实验。-This is the square root of the VHDL project using rotating coordinate CORDIC algorithm, a complete engineering documents, can be simulated experiments.
<sunny> 在 2025-06-18 上传 | 大小:293kb | 下载:0
« 1 2 ... .75 .76 .77 .78 .79 1780.81 .82 .83 .84 .85 ... 4310 »

源码中国 www.ymcn.org