[VHDL编程] light_telegraphic_code_four_frequency

说明：实光电码盘的输出数据的四倍频，使码盘输出精度提高四倍。-real photoelectric encoder output data of the four frequency, accuracy encoder output increased by four times.
<哇哈哈> 在 2025-06-17 上传 | 大小：291kb | 下载：0

[VHDL编程] keyboard

说明：矩阵键盘的vhdl编程,非常的实用,带有去抖动 -Matrix keyboard VHDL programming, very practical, with a to-jitter
<zjc> 在 2025-06-17 上传 | 大小：291kb | 下载：0

[VHDL编程] simulink-03-31

说明：基于MATLAB/DSP Ｂuild可控信号发生器，由Ｍatlab建模综合，并生成ＶＨＤＬ代码，由Ｑuartus编译通过．-Based on MATLAB/DSP Build controllable signal generator, by the Matlab modeling synthesis, and generates VHDL code, adopted by the Quartus compiler.
<ltianyang> 在 2025-06-17 上传 | 大小：291kb | 下载：0

[VHDL编程] bell

说明：利用VHDL语言进行嵌入式设计（FPGA），蜂鸣器程序，生成蜂鸣器模块-Using VHDL language Embedded Design (FPGAs) buzzer program to generate buzzer module
<叶子> 在 2025-06-17 上传 | 大小：292kb | 下载：0

[VHDL编程] the-PCIE-interface-design

说明：基于wishbone和端点IP的PCIE接口设计，介绍了PCIE硬核端点模块和wishbone总线规范，应用WHDL语言，编程实现了wishbone总线的主从端口-Based the PCIE interface design of the wishbone and the endpoint IP, PCIE hard core endpoint module and Wishbone bus specification, application WHDL language programmin
<张轶> 在 2025-06-17 上传 | 大小：292kb | 下载：0

[VHDL编程] siweijishu

说明：verilog 四位十进制计数器 已经仿真正确-verilog four decimal counter
<water> 在 2025-06-17 上传 | 大小：292kb | 下载：0

[VHDL编程] demand-number

说明：检测一个正弦波峰值个数，大于某个固定值时报警。-Detection of a sine wave peak number, greater than a fixed value alarm.
<henry> 在 2025-06-17 上传 | 大小：292kb | 下载：0

[VHDL编程] DD

说明：This file is the VHDL code for controlling the stepping motor. The clock driving the stepping motor driver module. through signal it can control the direction of the stepping motor.-This file is the VHDL code for controlling the stepping motor. The c
<parksehun> 在 2025-06-17 上传 | 大小：292kb | 下载：0

[VHDL编程] led

说明：基于DE2—115的跑马灯试验例程 8个灯来回闪烁-8 LED lights flashing cycle
<林语> 在 2025-06-17 上传 | 大小：292kb | 下载：0

[VHDL编程] test51_PLL

说明：VHDL How to use PLL-IP core microsemi project
<uson > 在 2025-06-17 上传 | 大小：292kb | 下载：0

[VHDL编程] 可综合的Verilog语法（剑桥大学，影印）

说明：可综合的Verilog语法（剑桥大学，影印）.(A comprehensive Verilog Grammar (University of Cambridge, photocopy).)
<Vincent、> 在 2025-06-17 上传 | 大小：292kb | 下载：0

[VHDL编程] RTPPayloadFormatforReedSolomon

说明：ReedSolomon FEC used in RTP
<HHHHLELE> 在 2025-06-17 上传 | 大小：292kb | 下载：0