资源列表
[VHDL编程] SST39VF3201
说明：flash interface controller, verilog coding<jason> 在 2025-06-18 上传 | 大小：292kb | 下载：0
[VHDL编程] Quartus_fft_ip_core
说明：Quartus中fft ip core的使用(modelsim 仿真FFT ip core 结合QUARTUS II 联合调试)-Fft ip core in Quartus use (modelsim simulation FFT ip core integration QUARTUS II Joint Commissioning)<刘晓彬> 在 2025-06-18 上传 | 大小：292kb | 下载：0
[VHDL编程] SOPCBuilderIPdesign
说明：SOPCBuilder用户IP自定义设计，里面讲解了如何按照用户需求自己编写HDL代码来做为v文件，值得参考-SOPCBuilder users to customize the design of IP, which explain how to user needs in accordance with their own HDL code to do the preparation of documents for v, it is also useful<铜铁锌> 在 2025-06-18 上传 | 大小：292kb | 下载：0
[VHDL编程] synthesizable_Verilog_syntax_and_semantics
说明：《可综合的Verilog语法》国外著名大学老师编写，对于理解verilog HDL文件的可综合与不可综合会有帮助。-synthesizable Verilog syntax and semantics,by teachers from university of Cambridge,It is userful for verilog HDL design.<邓涛> 在 2025-06-18 上传 | 大小：292kb | 下载：0
[VHDL编程] kzhdverilogyf
说明：国内关于verilog hdl书讲解比较浅，没深度，对于读者应该查看verilog hdl英文标准-Nations on the book to explain verilog hdl more shallow, lacking depth, for English readers should see the standard verilog hdl<翁志能> 在 2025-06-18 上传 | 大小：292kb | 下载：0
[VHDL编程] xuliejianceqi
说明：vhdl编写的序列检测器，包括模块以及顶层文件-vhdl prepared by the sequence detectors, including the module, as well as the top-level document<小陈> 在 2025-06-18 上传 | 大小：292kb | 下载：0
[VHDL编程] SequentialCircuitDesign_withVerilog
说明：Verilog source code is usually typed into one or more text files on a computer. Those text files are then submitted to a Verilog compiler or interpreter which builds the data files necessary for simulation or synthesis. Sometimes simulation imm<Nguyen Chi Nhan> 在 2025-06-18 上传 | 大小：292kb | 下载：0
[VHDL编程] VerilogGrammer
说明： Verilog可综合的语法详解-Synthesizable Verilog syntax Xiangjie! ! !<梅西> 在 2025-06-18 上传 | 大小：292kb | 下载：0