资源列表
[VHDL编程] singleCycleProc
说明：简化的单时钟循环VHDL处理器.可以运行一些简单的mips指令，例如add, sub, and, or, slt, beq and j. -A simplified single cycle processor in VHDL. This processor can continuously execute some simple MIPS instructions which are lw, sw, add, sub, and, or<糖醋鱼> 在 2025-06-02 上传 | 大小：187kb | 下载：0
[VHDL编程] FPGA_monitoring
说明：一片关于基于FPGA的远程图像与温度采集监控系统论文-One on the FPGA-based remote monitoring system image and temperature acquisition papers<hxl> 在 2025-06-02 上传 | 大小：187kb | 下载：0
[VHDL编程] Introduction-to-Verilog
说明：Introduced in 1984 by Gateway Design Automation n 1989 Cadence purchased Gateway (Verilog-XL simulator) n 1990 Cadence released Verilog to the public n Open Verilog International (OVI) was formed to control the<zhujizhen> 在 2025-06-02 上传 | 大小：187kb | 下载：0
[VHDL编程] ISO-8859-1__chap1_121
说明：This is informative for the beginners in verilog<Ahsan Shah> 在 2025-06-02 上传 | 大小：187kb | 下载：0
[VHDL编程] HDB3_CODER
说明：HDB3 verilog 编码模块 基于ISE10.1的HDB3编码模块实现。-HDB3 verilog ISE10.1<twieain> 在 2025-06-02 上传 | 大小：187kb | 下载：0
[VHDL编程] I2Ctestwrite
说明：sopc读写i2c总线的程序，可以模块化调用。vhdl语言编写。-sopc i2c bus read and write the program, you can call the modularity. vhdl language.<zengdi> 在 2025-06-02 上传 | 大小：187kb | 下载：0
[VHDL编程] Verilog-example
说明：verilog的很多例子，很有用的入门资料-many useful examples of verilog about introductory information<BOBO> 在 2025-06-02 上传 | 大小：187kb | 下载：0
[VHDL编程] AdderE-modelSim
说明：全加器ModelSim工程，modelsim的仿真模型，在quartus下可运行-Full adder ModelSim project, modelsim simulation model can be run under the quartus<wangchenlin2000> 在 2025-06-02 上传 | 大小：187kb | 下载：0