[VHDL编程] qiangdaqi

说明：用verilog实现的抢答器程序,在Quartus II上编译通过并成功运行-Answer realized by Verilog program, compiled in the Quartus II and successfully run through
<> 在 2025-06-04 上传 | 大小：186kb | 下载：0

[VHDL编程] MOORE

说明：
<wang> 在 2025-06-04 上传 | 大小：186kb | 下载：0

[VHDL编程] FPGA-Ethernet-video

说明：介绍如何用FPGA实现网络视频传输的设计论文，很有参考价值。-Introduce how to realize the network video transmission FPGA design papers, a good reference.
<曾祥进> 在 2025-06-04 上传 | 大小：186kb | 下载：0

[VHDL编程] vhdlddfs

说明：用VHDL设计直接数字频率合成器-VHDL design with direct digital frequency synthesizer
<周真> 在 2025-06-04 上传 | 大小：186kb | 下载：0

[VHDL编程] xapp248

说明：the document is related to video transmission and serial digirtal interface (SDI) standard which describes how to transport standard-definition digital video serially over coax cable
<geunie> 在 2025-06-04 上传 | 大小：187kb | 下载：0

[VHDL编程] obnar3

说明：Digital detector (b-type) 1-st level project. Xilnx System Generator sources + verilog sources (PlanAhead project). All docs are in archive. Fully work.
<> 在 2025-06-04 上传 | 大小：187kb | 下载：0

[VHDL编程] hanzi

说明：vga显示汉字的Verilog程序，在Spartan-3E板子上已经下载成功。-VGA display Chinese characters in Verilog program, Spartan-3E on the board has been downloaded successfully.
<madong> 在 2025-06-04 上传 | 大小：187kb | 下载：0

[VHDL编程] sclk_switch

说明：fpga verilog 在有些电路中需要时钟切换，比如某个电路支持高速模式和低速模式，在高速模式下系统工作在125M时钟，在低速模式下系统工作在3M时钟，在这样的设计中需要动态的将时钟从高频切换到低频，或者从低频切换到高频，切换过程可能会出现毛刺，是非常危险的，为了避免这个问题，有两种方法： 1、 在时钟切换时，进入复位，只有当切换完成时，复位才结束 2、 采用时钟切换电路。 -fpga verilog Need some clock switching circuit, such
<网窝囊> 在 2025-06-04 上传 | 大小：187kb | 下载：0

[VHDL编程] LED-vhdl

说明：用vhdl实现的LED滚动屏 有源码 仿真结果 是个完整的报告。-Using vhdl implementation of LED scrolling screen there is a complete source simulation results report
<midoxinxin> 在 2025-06-04 上传 | 大小：187kb | 下载：0

[VHDL编程] 333

说明：课程设计设计主要使用了VHDL语言，采用的开发软件是Quartus-II，设计一个循环彩灯控制器和数字显示秒表。在Quartus-II开发平台下进行了编译、仿真。-Cycle lantern controller and digital display stopwatch
<麦琪> 在 2025-06-04 上传 | 大小：187kb | 下载：0

[VHDL编程] oneMHZ

说明：VHDL语言编写的20Mhz分频器，时间为1秒(20Mhz frequency divider)
<zuys > 在 2025-06-04 上传 | 大小：187kb | 下载：0

[VHDL编程] 110序列检测器

说明：110的序列检测器，添加了使能端检查其正确性(The sequence detector of 110 adds the enable end to check its correctness.)
<New2018> 在 2025-06-04 上传 | 大小：187kb | 下载：0