[VHDL编程] verilog自动售货机

说明：用Verilog实现的自动售货机，编译通过
<nkuxh@126.com> 在 2010-01-11 上传 | 大小：44.64kb | 下载：0

[VHDL编程] 边沿检测

说明：边沿检测电路程序 verilog
<jjyy09> 在 2009-05-21 上传 | 大小：44.52kb | 下载：0

[VHDL编程] verilog2000

说明：
<周贤> 在 2025-06-17 上传 | 大小：44kb | 下载：0

[VHDL编程] 一些VHDL源代码

说明：内有波形发生器，加法器，经典双进程状态机，伪随机熟产生器，相应加法器的测试向量，16×8bit RAM,FIFO,通用RAM等源程序-within waveform generator, Adder, classic dual-process state machine, cooked pseudo-random generator, the corresponding Adder test vector, 16 x 8bit RAM, FIFO, etc. source generic RAM
<蔡孟颖> 在 2025-06-17 上传 | 大小：44kb | 下载：0

[VHDL编程] 数字系统设计相关

说明：这是有关VHDL的相关源代码，有简易CPU、加法器、除法器、计数器等-This is the relevance of the VHDL source code, a simple CPU, Adder, Divider, counters, etc.
<刘建> 在 2025-06-17 上传 | 大小：44kb | 下载：0

[VHDL编程] pseudo-random-number-VHDL

说明：伪随机序列发生器的vhdl软件，有m序列和gold序列的算法-pseudo random number generator
<gone> 在 2025-06-17 上传 | 大小：45kb | 下载：0

[VHDL编程] Vending-Machine-using-Moore

说明：Vending Machine simulation using Moore sequence
<Japerski> 在 2025-06-17 上传 | 大小：45kb | 下载：0

[VHDL编程] CPU

说明：CPU VHDL based design
<DoubleP > 在 2025-06-17 上传 | 大小：45kb | 下载：0

[VHDL编程] Contador

说明：counter project developed on the universuty
<diegorezek > 在 2025-06-17 上传 | 大小：45kb | 下载：0

[VHDL编程] NAND_Controller_and_ECC_VHDL

说明：VHDL语言编写，FPGA对nandflash进行读写控制及ECC校验(Written in the VHDL language, FPGA has read write control and ECC check for nandflash)
<lzxj> 在 2025-06-17 上传 | 大小：45kb | 下载：0

[VHDL编程] buffer

说明：Hi iam Ramana a research scholar,doing my phd from sathyabama university. Title: Designa video codec h.264 processor using verilog hdl. i request you to send video codec H.264 on Verilog hdl. regards D Ramana, M.Tech(Ph.D) SATHYABAMA
<ramanna> 在 2025-06-17 上传 | 大小：45kb | 下载：0

[VHDL编程] sha1_latest.tar

说明：SHA1 消息摘要，一种哈希算法，非常好用(SHA message digest, a hash algorithrim, very useful)
<dailyviola> 在 2025-06-17 上传 | 大小：45kb | 下载：1