[VHDL编程] sram+lcd

说明：用vhdl格式写的sram源代码，把扩展名txt改为.v即可-VHDL format used to write the SRAM source code, to be re-txt extension. V can
<郭艳红> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] pingpang

说明：一个用verilog写的简单的乒乓球程序，用来在VGA上显示小球和挡板-Using Verilog to write a simple table procedures, used in the VGA display of small ball and baffle
<kljlj> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] youname

说明：用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！ -Quartus compiler passed with precision frequency meter, etc., I am wrong, but there are several warning (excluding the impact of design). My graduation project ah! ! !
<luoliwen> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] dianti

说明：一个vhdl语言写的描述六层电梯的运行，有报警信号。通过了测试-A VHDL language descr iption of six-storey elevator operation, has alarm signal. Passed the test
<李叶> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] pn

说明：用Verilog语言生成7位的小m序列，产生pn码-Verilog language used to generate seven small m sequence code generated pn
<楚鹤> 在 2025-07-23 上传 | 大小：2kb | 下载：1

[VHDL编程] jtag_logic

说明：这是自制altera usb_blaster所用到的CPLD程序，用VHDL语言写的。
<wdy2004> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] rece_7E

说明：HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写-HDLC control began to receive data to the zero mark 7E and modules for use in FPGA and E1 phase, Verilog HDL language
<刘彻> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 4

说明：控制模块是频率计的核心所在,具有如下所述功能： 对输入数据判断并输出档位信号； ——10KHZ最高位为1010，换高档，最低位为0000，小数点不亮，表无信号； ——100KHZ最高位为1010，换高档，最高位为0000，换低档测试； ——1MHZ、10MHZ同100KHZ测试档。 针对不同的档位输出不同的时基信号； ——100ms时基信号，用于10KHZ档位测量 ——10ms时基信号，用于100KHZ档位测量 ——1ms时基信号，用于1MHZ档位测量 ——0
<张伯伦> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA

说明：FPGA控制VGA接口显示汉字!VHDL源码!喜欢的朋友可以看看!-FPGA control interface VGA display Chinese characters! VHDL source! Favorite friends can see!
<陈谦> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 3-8

说明：本文件是利用verilog实现的3-8译码器-This document is the use of Verilog realize the 3-8 decoder
<阿岩> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：两个按键控制校时的VHDL时钟源码，带定时闹钟和日历功能-Two buttons control the school at the time of VHDL source clock, alarm clock and calendar with timing function
<liu> 在 2025-07-23 上传 | 大小：2kb | 下载：0

[VHDL编程] BCDclock

说明：基于bcd码校时的数字钟，带闹钟，正点报时，和日历功能-Price coverlet bcd tungsten cavity时corchorifolius tub callous钟turbulent age钟， ， ，时forlorn Hao Yu Rui Kun Dang 日 Xikui
<liu> 在 2025-07-23 上传 | 大小：2kb | 下载：0