[VHDL编程] gcd

说明：欧几里得算法求最大公约数电路的Verilog实现，消耗功率较低-Euclid algorithm for the realization of the common denominator Verilog circuit, lower power consumption
<jh> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] chufaqi

说明：这是一个在QUARTUS平台下实现的触发器程序-This is a platform in the Quartus procedures under the flip-flop
<李小华> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] mouse

说明：用VHDL编写的鼠标控制程序，经测试运行稳定，且容易修改，升级-VHDL prepared using the mouse control procedures, have been tested to run stable, and easy to modify, upgrade
<李鑫> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：用高速硬件语言VHDL设计的全功能数字钟，经测试运行稳定-VHDL language used high-speed hardware design full-function digital clock, tested and stable operation
<李鑫> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] exp11

说明：lcd实验的.c源文件，经验证，已经完全正确了。-lcd experiment. c source file, experience certificate, has been completely correct.
<丁士富> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] pre_norm_addsub

说明：一种用VHDL语言描述的浮点前规格化的源代码编程-VHDL language used to describe a floating-point before the standardized programming source code
<zhshup> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] pre_norm_div

说明：一种用VHDL语言描述的浮点除前规格化的源代码编程-VHDL language used to describe a floating-point addition to the source code before the standardized programming
<zhshup> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] pre_norm_sqrt

说明：一种用VHDL语言描述的浮点平方根前规格化的源代码编程-VHDL language used to describe a floating-point square root of the source code before the standardized programming
<zhshup> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] addsub_28

说明：一种用VHDL语言描述的加减算法的源代码编程-A VHDL language to describe the addition and subtraction algorithm source code programming
<zhshup> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Xilinx_sparten3E_communication_between_key_board_a

说明：在Xilinx Spartan-3E的开发板中，实现键盘和VGA显示器的通信的源代码，与大家分享：-In the Xilinx Spartan-3E development board, the realization of the keyboard and VGA display the source code of communication to share with you:
<lijq> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] R

说明：双向移位寄存器的原理设计程序，对于初学者将会有很大帮助，尤其在设计功能比较复杂的FPGA时，有些问题其实用这个就很简单-The principle of bi-directional shift register the design process, for beginners there will be a great help, especially in the design features of the FPGA more complex, there are some proble
<lijq> 在 2025-07-20 上传 | 大小：2kb | 下载：0

[VHDL编程] RS232_pro

说明：RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通-RS232 verilog coding the entire parametric design can set the baud rate clock frequency of FPGA to achieve complete transfer pass
<dinsh> 在 2025-07-20 上传 | 大小：2kb | 下载：0