[VHDL编程] voterandcounter

说明：用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。-With VHDL source code written procedures, includes three of the voting machine, vote on seven people, and full adder, as well as modulus 24, modulus 60 counters, are
<韩笑> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] lcd_test_pongball_crosshair

说明：lcd test_pongball crosshair model
<张志诚> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] LDPC_Behavioral_VHDL

说明：用VHDL语言编写的LDPC码硬件实现语言，相对于verilog的，比较简单-Using VHDL language LDPC code hardware implementation language, compared to Verilog, and relatively simple
<王明> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] adder

说明：cpld/fpga常用加法器设计的verilog程序-cpld/fpga common adder Verilog design procedures
<陈臣> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：I2C的VHDL源码，从机模式，编译通过。-I2C the VHDL source code, from the mode, the compiler through.
<hou dong> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] lcd

说明：改VHDL程序通过简单算法实现 宫殿显示 可供初学者参考，极有价值！-VHDL procedures changed through a simple algorithm for beginners palace show reference, very valuable!
<suntao> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] 6tapFIR

说明：6阶FIR+verliog+分布式算法（DA）-6 bands FIR+ Verliog+ Distributed Arithmetic (DA)
<zs> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] 1eda0085-fd56-4ea7-bc6a-c598493929b5

说明：VHDL在SOURCEINSIGHT的插件-VHDL in SOURCEINSIGHT plug-ins
<一剑客> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] divide

说明：除法器-Divider
<wangzhide> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] fpga-fredivn

说明：
<libing> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] rc5_enc

说明：rc5的encryption,带state machine，一共四种状态st_idle,st_ready,st_round_op,st_pre_round-RC5 of encryption, with state machine, a total of four state st_idle, st_ready, st_round_op, st_pre_round
<laSiA> 在 2025-06-15 上传 | 大小：2kb | 下载：0

[VHDL编程] inverter

说明：rc5的decryption，同样带state machine，同样有四个状态-RC5 of decryption, with the same state machine, the same four state
<laSiA> 在 2025-06-15 上传 | 大小：2kb | 下载：0